FIFO IP 核实验程序设计

本课程为精品课，您可以登录eeworld继续观看：
FIFO IP 核实验程序设计
登录

时长：31分54秒
日期：2024/01/28
收藏视频
上传者：Lemontree
去评论

课程介绍

相关标签： FPGA Zynq

第1讲 ZYNQ简介
第2讲开发板资源介绍
第3讲 Vivado软件的安装
第4讲 Vivado软件的使用
第5讲 Vivado软件的硬件调试
第6讲 Vivado Simulator仿真软件的使用
第7讲创建时序约束文件
第8讲 ModelSim软件的安装
第9讲 ModelSim软件的使用
第10讲 LED灯闪烁实验
第11讲按键控制LED灯实验
第12讲按键控制蜂鸣器实验
第13讲触摸按键控制LED灯实验
第14讲呼吸灯实验
第15讲时钟IP核实验
第16讲 RAM IP 核实验
第17讲 FIFO IP 核实验
第18讲 UART串口通信
第19讲 RS485通信实验
第20讲 RGB LCD彩条显示实验
第21讲 LCD字符和图片显示实验
第22讲 HDMI彩条显示实验
第23讲 HDMI方块移动显示实验
第24讲 EEPROM读写测试实验
第25讲 RTC时钟实验
第26讲频率计实验
第27讲高速ADDA实验
第28讲 IO扩展板实验
第29讲 MDIO接口读写测试实验
第30讲以太网ARP测试实验
第31讲以太网UDP测试实验
第32讲基于OV7725的以太网视频传输实验
第33讲基于OV5640的以太网视频传输实验

显示全部 ↓

用户评论

暂时无评论

猜您喜欢

推荐帖子

关于V5 PCIE中断问题: XILINX中文资料说cfg_interrupt_n 和 cfg_interrupt_assert_n有效后等cfg_interrupt_rdy_n有效就可以表示内核已经发出中断了.后来又说将用户应用一旦确定中断请求已被接受，就会将 cfg_interrupt_n 置为有效，同时将cfg_interrupt_assert_n 置为无效，从而将中断置为无效。可是从它提供的BMD VHDL文件来看并没; eeleader FPGA/CPLD

BQ2054 有谁用过啊: BQ2054 有谁用过啊官方的资料根本看不懂啊，哪位好心人有原理图呀:Cry: :Sad:; lzb1989666 模拟与混合信号

春节，会不会是咱行业的旺季？: 别的不敢说，毕竟，春节期间盗抢事件频繁，啥门禁啊？摄像头啊？会不会需求量更大一些？; john_wang 工业自动化与控制

一天一个Webench设计，看谁能撑30天？（电子圈的生存挑战赛）: [font=微软雅黑][size=5]活动详情：[url=https://bbs.eeworld.com.cn/TI/20131115webench/index.html]>>一天一个Webench设计，看谁能撑30天？[/url]奖项设置：[/size][/font][font=微软雅黑][size=5][/size][/font][font=微软雅黑][size=5][/size][/font; EEWORLD社区模拟与混合信号

【资料整理】之开关电源: [size=3][color=blue][b]将开关电源的一些资源帖，在这里做成集锦，方便大家查阅。不断补充中........[/b][/color][/size][b][color=#0000ff][/color][/b][b][size=5][color=magenta]资料贴[/color][/size][/b][b][size=4]1.[/size][url=https://bbs.eew; 小娜电源技术

Wince 外扩IIC接口的键盘问题: 网上查得北京博创的光盘里有个在WINCE下扩ZLG7290的实验，哪位做过类似的实验？或是有他们光盘资料的，劳驾发一份给我，谢谢！sasinop@hotmail.com; limaobin 嵌入式系统

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子领航者ZYNQ视频第一期FPGA设计篇 / FIFO IP 核实验程序设计

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多