• 本课程为精品课,您可以登录eeworld继续观看:
  • 4e_ Verilog for Synthesis - revisited
  • 登录
课程介绍
相关标签: VLSI
Bar-Ilan University 83-612: Digital VLSI Design

In this course, I cover the basics of Chip Implementation, from designing the logic (RTL) to providing a layout ready for fabrication (GDS).

Lecture slides can be found on the EnICS Labs web site at: 
https://enicslabs.com/academic-courses/dvd-english/

推荐视频

    猜您喜欢

    推荐帖子

    IE修复专家
    黄山IE修复专家,能很好地修复IE出现的问题,若在正常模式下不成功请在安全模式下操作!
    open82977352 聊聊、笑笑、闹闹
    Rapid IO 物理层介绍
    [size=4]Rapid IO规范中定义的最低层是物理层,最初定义的是并行总线,之后定义了串行总线,并线总线可以选择8位或16位的宽度,传输电平采用LVDS方式,时钟信息在一对单独的差分线上传送,不在数据流中编码,频率在250M-1.0G之间。相比串行总线而言,无多少优点可言,所以只是在最初有支持这种总线的芯片出现,目前几乎所有的物理层均采用了串行方式。[/size][size=4]串行物理层定
    fish001 微控制器 MCU
    这个warning提示怎么消除?
    warning不印象load
    licaiquan77 模拟与混合信号
    问下89c54NTCSD4EE8232REV E 和MSP430FE427的区别?前者能用IAR仿真码?
    如题,初学者,没办法 前面单片机只能记个大概
    tomlinson 微控制器 MCU
    上海急招FPGA开发工程师,待遇优厚!!!!
    FPGA开发工程师【岗位职责】:1. 负责FPGA系统模块的逻辑设计、实现以及维护2. 负责FPGA开发板上逻辑验证以及调试3. 负责设计文档的编写职位要求:1. 良好的语言表达和沟通能力2. 有良好的团队协作和学习能力,具有积极主动的工作态度3. 英文熟练,有良好的英文阅读能力4. 精通VHDL或Verilog编码5. 熟悉Modelsim仿真工具6. 有Xilinx FPGA相关设计实践经验7
    aoshi 求职招聘

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved