datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Digital VLSI Design (RTL to GDS) / I_O and Packaging

  • 本课程为精品课，您可以登录eeworld继续观看：
  • I_O and Packaging
  • 登录
课程目录课程笔记
课程介绍
相关标签： VLSI
Bar-Ilan University 83-612: Digital VLSI Design

In this course, I cover the basics of Chip Implementation, from designing the logic (RTL) to providing a layout ready for fabrication (GDS).

Lecture slides can be found on the EnICS Labs web site at: 
https://enicslabs.com/academic-courses/dvd-english/

推荐视频

    猜您喜欢

    推荐帖子

    解决高速串行连接面临的挑战
    至芯科技FPGA大牛 FPGA/CPLD
    你感觉你真的可以在4天三夜不打折扣的完成电赛设计题目吗？
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:50 编辑 [/i]你感觉你真的可以在4天三夜不打折扣的完成电赛设计题目吗？出题者在考谁？时间合理吗？
    xiaowawa 电子竞赛
    AFE031模拟前端的提问
    请问AFE031模拟前端中，正弦波加在PA_in（功率放大模块）后，为什么输出端PA_out放大电压会增加了一个直流分量。
    zpf10906101 TI技术论坛
    到底交不交保险呢？
    公司给我的保险，以前我都是拿到自己手里的，前段时间，公司问我是继续给我现金还是给我交保险，有点矛盾，不知道该交不交以前不交，是感觉我还小，87年的，工作两年了，想过两年在交，还有就是，感觉交了就不是自己的了，呵呵
    xsmao520 嵌入式系统
    使用PXA270/310，需要通过GPIO读取磁卡信息——新手请教各位，可加分
    硬件情况：磁卡的8个引脚直接与GPIO的49-55、57号引脚连接。现在需要实现磁卡数据的读取功能，想要使用中断实现该功能，具体要怎么做呢？想法：在刷卡开始时发出中断，根据采样频率来采集数据。其中，提供采样频率的引脚，在每一个数据采样周期中发生一个中断，以便采集数据。1、这样做是否可行？如果可行，如何把磁卡刷卡的中断和数据采样频率发生的中断结合在一起呢？2、读到的的数据要怎样提供给应用程序呢？要把
    whisky1020 嵌入式系统
    CCS3.3的configuration
    各位大虾，小弟新手上路，请各位执指教！CCS3.3中，在Project→Configuration→Add下新增一个叫"Mode_1”的Project Configuration，是不是在c文件中就默认已经defined Mode_1了？如果是，能稍微说下具体机制么？
    PLT_Lv DSP 与 ARM 处理器

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved