logo 大学堂

verilog HDL数字集成电路设计原理与应用

FPGA ASIC Verilog 共30课时 21小时25分16秒
简介

Verilog HDL数字集成电路设计原理与应用 蔡觉平 何小川 西安电子科技大学 蔡觉平、李振荣主讲

课程目录
展开全部

猜您喜欢

推荐帖子

关于FPGA中的LVDS引脚接口
请问各位大佬,FPGA中的管脚是都可以设置为LVDS接口,还是只有部分管脚可以?
全部都是泡馍 FPGA/CPLD
基于UCOS-II的串口程序问题
小弟最近正在研究基于UCOS-II的串口程序,开发环境是IAR,我将IAR自带的UART程序移植到UCOS-II下时发现有一些问题:比如:在uart.h文件下DWORD UARTInit( DWORD Baudrate );__irq __nested __arm void UART0Handler( void );void UARTSend( BYTE *BufferPtr, DWORD Len
chenmaoxiong 实时操作系统RTOS
华为EM200模块通讯
可能是网络问题,在发送数据过程中连接会自动关闭,可是连接关闭后,服务器并没有自动断开(此时已经不能发送数据了)为什么呀??如果有谁在做EM200通讯,请与我联系qq:273498325 不胜感激~~~~~
hzlegender 嵌入式系统
北京车展时拍的。
论坛的图片上传不能太大。所以像素调的比较低,影响大家观赏见谅!
spj2007 聊聊、笑笑、闹闹
printf()肿么了
折腾完 notepad++加上 gcc编译器以后,很爽地在上边玩程序。可是,我发现一个问题,很要命的问题。那就是,程序里写的printf语句,程序运行时,printf内容的顺序不对头。比如说,应该先printf信息再按照信息输入的,结果它没printf出来,非要等到我输入了才出来.......我原以为是gcc的问题吧,因为听说编译器之间各有不同。可是我切到cmd下去编译和运行,它却正常得很!!
辛昕 编程基础
fpga中的串口ip核中的波特率能调吗
fpga中的串口ip核中的波特率能调吗?我指的是是否可以在程序中可配置。
oyueyueniao FPGA/CPLD
推荐内容
网友正在看 换一换

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved