大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / verilog HDL数字集成电路设计原理与应用 / 典型电路设计2

本课程为精品课，您可以登录eeworld继续观看：
典型电路设计2
登录

课程目录课程笔记

时长：41分13秒
日期：2020/08/23
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签： FPGA ASIC Verilog

Verilog HDL数字集成电路设计原理与应用蔡觉平何小川西安电子科技大学蔡觉平、李振荣主讲

显示全部 ↓

推荐视频

用户评论

: 菜鸟耍大刀; 讲解得很不错，很适合理论入门学习????; 2021年02月26日 13:30:09回复|顶()

猜您喜欢

推荐帖子

linux（2.6）下键盘驱动的几个比较简单的问题: 在2.6内核下我找到了这些：# find . -name *key*.c./drivers/infiniband/hw/ipath/ipath_keys.c./drivers/usb/input/keyspan_remote.c./drivers/usb/serial/keyspan_pda.c./drivers/usb/serial/keyspan.c./drivers/media/common; chuanshuo898 Linux与安卓

新手请教关于WINCE5.0中断的问题: 这两天照着ZLG的2410的WINCE中断按键驱动源码，在自己的2440开发板上也搞鼓成功了，但是有如下的问题不甚了解，盼各位高手指导一下：1，WINCE中断的具体流程，也就是从中断触发，到中断处理结束，依次调用了那些函数（OAL、BSP、OEM）？2,物理中断和wince的逻辑中断的映射表在什么地方定义的？谢谢了！：）; hjting2004 WindowsCE

读书心得交流贴: 欢迎大家把自己在读嵌入式方面的资料的时候的一些心得和疑惑写出来，大家一起交流这样收获可能更大！; zhangwenhu 嵌入式系统

关于ARM，你所不知道的TI: 关于TI与ARM，你知道多少？与下图比较一下吧？; liling DSP 与 ARM 处理器

一个小问题: module compare(out,a,b); input [7:0] a,b; output out; reg out; always @(a or b) beginif(ab)out=1;elseout=0; endendmodule此处若缺省else语句会出现什么逻辑？是不是会产生不定态？; 超自然 FPGA/CPLD

遇难题,键盘: 遇到一个问题:这样的,现在有一个函数,它有四种处理方法,A,B,C,D,它根据标志位选一个走下去,而在 A 中它也有四种方法,A1,B1,C1,D1,如此下去,A1中也有四种方法,,,,,,有五层,到第五层的时要返回到A,B,C,D的这个环,再继续A 中的A1,B1,C1,D1,,B,C,B1,C1,,,,,,,,处理方法类似但又不一样,D,D1完全相同,并且要求要立即结束,也就是不能结束后回到上; nsz 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved