大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / verilog HDL数字集成电路设计原理与应用 / 信号时间赋值语句

本课程为精品课，您可以登录eeworld继续观看：
信号时间赋值语句
登录

课程目录课程笔记

时长：38分34秒
日期：2020/08/23
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签： FPGA ASIC Verilog

Verilog HDL数字集成电路设计原理与应用蔡觉平何小川西安电子科技大学蔡觉平、李振荣主讲

显示全部 ↓

推荐视频

用户评论

: 菜鸟耍大刀; 讲解得很不错，很适合理论入门学习????; 2021年02月26日 13:30:09回复|顶()

猜您喜欢

推荐帖子

TSB41: 老师，图中的闸门脉冲发生器我用下面的压缩包中的电路来实现行吗？; TSB41 单片机

金融危机 IT界冻出个美迪特: [table][tr][td]金融危机又称金融风暴，是指一个国家或几个国家与地区的全部或大部分金融指标、商业破产数和金融机构倒闭数的急剧、短暂和超周期的恶化。当前的金融危机是由美国房产市场泡沫促成的。从某些方面来说，这一金融危机与第二次世界大战结束后每隔4年至10年爆发的其它危机有相似之处。然而，在金融危机之间，存在着本质的不同。当前的危机标志信贷扩张时代的终结，这个时代是建立在作为全球储备货币的; dybjwang 聊聊、笑笑、闹闹

关于ＤＭ９０００Ａ驱动的问题: 如题，飞凌开发板的ＤＭ９０００Ａ的硬件连接：一：中断口连接到了２４４０的ＧＰＦ７上，用来响应网卡中断；二：ＣＳ口接到了２４４０的nGCS4，即ＧＰＡ１５上，用来选择网卡；三：ＣＭＤ口接到了地址总线ＡＤＤＲ２上，用于决定DATA口或ＩＮＤＥＸ口？？？我仔细看了ＤＭ９０００Ａ的驱动，有如下疑问：一：整个驱动中没见有ＧＰＦ７的配置，程序中如何说明采用了ＧＰＦ７做为中断响应脚？二：整个驱动中没见有ＧＰＡ１; 04616115 嵌入式系统

WOW~430定时器一个神奇的问题，求解释，求科普: 430G2553 launchpad测试定时器捕获功能发现用switch+case时不能进入捕获中断，不用则能正常进入，但是溢出中断能进入：#include "msp430g2553.h"int main( void ){WDTCTL = WDTPW + WDTHOLD;//停止看门狗BCSCTL2 |= SELS;//SMCLK时钟源选择为LFXT1CLK(32768HZ)P1DIR |= (B; chenyu988 微控制器 MCU

Atmega128的CVAVR的应用程序代码和bootloader可以一起下进去吗？: 有没有命令可以在c里面使整段程序写在flash里面的特定位置，然后和bootloader写在一起。总的意思就是想一起把两个东西烧进去。且现在只能用Jtag; jiangaayjake 嵌入式系统

来了: 呵呵好久没来来看看哦; z5621890 单片机

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved