大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / verilog HDL数字集成电路设计原理与应用 / 典型测试向量的设计

本课程为精品课，您可以登录eeworld继续观看：
典型测试向量的设计
登录

课程目录课程笔记

时长：43分57秒
日期：2020/08/23
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签： FPGA ASIC Verilog

Verilog HDL数字集成电路设计原理与应用蔡觉平何小川西安电子科技大学蔡觉平、李振荣主讲

显示全部 ↓

推荐视频

用户评论

: 菜鸟耍大刀; 讲解得很不错，很适合理论入门学习????; 2021年02月26日 13:30:09回复|顶()

猜您喜欢

推荐帖子

s3c2440摄像头驱动: 开发平台：三星s3c2440Linux功能：摄像头驱动下载地址：http://www.itxxh.cn/Down/view.asp?id=23; nx0105 嵌入式系统

大家用过哪些厂商的FPGA啊: 如题，找了下FPGA厂商就这么6家了。--如有遗漏，请通知下大家有过的有哪些啊？; 5525 FPGA/CPLD

QT,GUI比较: 现在需要一个在linux操作系统移入液晶做GUI，网上现在有用QT，MINIGUI，UCGUI，想确定哪种比较好，各自的优缺点; feiyun Linux与安卓

这是个什么玩意：业内首款单晶片硅MEMS振荡器‏: [align=left]我没仔细看，有关心的网友顺便说说介绍一下[align=left][font=Arial, Helvetica, sans-serif]Silicon Labs新型高可靠性[url=https://www.eeworld.com.cn/mndz/2013/0626/article_18831.html][color=#0066cc]http://www.eeworld.com.; wangfuchong 分立器件

讲个睡前笑话，别处看来的: 程序员A：“哥们儿，最近手头紧，借点钱？”程序员B：“没问题，要多少？”程序员A：“1000行不？”程序员B：“可以！给你凑个整，1024，拿去吧。”:Laugh:good night; mmmllb 聊聊、笑笑、闹闹

Chapter3 中断、时钟和低功耗: 1、中断①轮询方式和中断方式　　轮询(Polling)方式：CPU主动对外设进行查询，外设处于被动地位，执行效率低下，等待时间长。　　中断(Interrupt)方式：CPU通过响应中断请求为外设提供服务，外设处于主动地位，CPU在外设没有发起中断时可以专心执行其他程序或进入休眠，执行效率高。②430中断系统　　三种中断：系统中断(System reset)　　非可屏蔽中断(Nonmaskable); 灞波儿奔微控制器 MCU

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved