datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / verilog HDL数字集成电路设计原理与应用 / 语言设计思想和可综合特性、组合电路设计

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 语言设计思想和可综合特性、组合电路设计
  • 登录
课程目录课程笔记
课程介绍
相关标签： FPGA ASIC Verilog
Verilog HDL数字集成电路设计原理与应用 蔡觉平 何小川 西安电子科技大学 蔡觉平、李振荣主讲
显示全部 ↓
推荐视频

    用户评论

    菜鸟耍大刀
    讲解得很不错，很适合理论入门学习????
    2021年02月26日 13:30:09回复|顶()

    猜您喜欢

    推荐帖子

    双电压比较器LM393，如图所示，电压比较的公式是什么
    双电压比较器LM393，如图所示，电压比较的公式是什么
    chuzhaonan 模拟电子
    磁环电感及饱和磁通计算小工具
    磁环电感及饱和磁通计算小工具
    tonytong 电源技术
    深入剖析barebox(U-BOOT-II)在i.MX27上的移植
    深入剖析barebox(U-BOOT-II)在i.MX27上的移植Barebox是一个在uboot的基础上发展起来的一个新的功能强大的bootloader，它有着非常直观的设备模型和友好的编程接口，使用方便、功能强大。以下使用平台为成都莱得科技的i.MX27开发板上，平台稳定并应用到数十个客户的产品中。以下是详细的移植步骤。文章版权属于成都莱得科技有限责任公司所有，转载请注明出处。网址：www.n
    莱得科技 嵌入式系统
    Fanuc数控仿真系统模拟版
    觉的好的，给顶顶，方便后人下载
    西点 工控电子
    ddllxxrr的beaglebone智能监控周计划
    [align=center][color=#000000][b]Beaglebone[/b][b]外围电路设计周计划模板[/b][/color][/align][align=left][b][color=#000000]试用者ID：ddllxxrr 智能监控[/color][/b][/align][table=98%][tr][td=240][align=RIGHT][align=left][co
    ddllxxrr DSP 与 ARM 处理器
    求助有关定时器A 中的TAR。
    小弟写了一个测量方波频率的程序，但是TAR中值一直为0.求帮助。下面是代码。#includelong time[8];double sum;long period;long frequency=1;long i=0,j=-1;void process (void);void delay ();void main (void){WDTCTL = WDTPW + WDTHOLD;BCSCTL1 = C
    saunter09 微控制器 MCU

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved