logo 大学堂

Cadence设计常见问题解答500例视频合集

PCB Cadence 共391课时 1天15小时4分57秒
简介

本课程由凡亿教育录制,课程提供了全面的Cadence设计问题解答,包含391个课时,涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整,到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题,提高设计效率和质量。

课程目录
展开全部

猜您喜欢

推荐帖子

RISC CPU设计中状态机的状态问题
利用FPGA设计cpu,其中状态机的当前状态由8个时钟周期构成,每个时钟周期要完成固定的操作,第二个时钟和第六个时钟是空操作,请问空操作的作用是什么?
化羽成龙 FPGA/CPLD
Cadence调用元件时出现一个问题
在Cadence schematic editing中放置一个MOS管后,就出现这样的error,请问是什么原因啊?库已经建好了。
eeleader FPGA/CPLD
求助:关于飞思卡尔MC9S12XEP100的CAN总线
[color=#252525][size=14px]求助大神,飞思卡尔MC9S12XEP100有两个CAN总线接口,这两个接口是一个输入一个输出?还是一个高速一个低速?亦或是根据自己定义的?[/size][/color]
焱阳高照 单片机
UCOS由于堆栈问题进入HardFault_Handler
使用UCOS 发现新创建的任务运行后进入HardFault_Handler很有可能是由于分配的堆栈太小导致(简单地说分配给任务的内存太小)合适地调大写或许能解决。例//LED2任务//设置任务优先级#define LED2_TASK_PRIO6//设置任务堆栈大小#define LED2_STK_SIZE64//创建任务堆栈空间OS_STK LED2_TASK_STK[LED2_STK_SIZE]
weizhongc stm32/stm8
2012年大赛获奖作品论文、源码、PCB(三)
[align=center][size=14px][size=4][img=488,309]https://bbs.eeworld.com.cn/data/attachment/forum/201905/20/142723ylpdlg5sbitgf8il.jpg.thumb.jpg[/img][/size][/size][/align][size=4][size=4][/size]本帖收集了201
sigma 电子竞赛
(版主)stm32外扩sram,一用就死,咋整?
stm32跑ucos-ii 2.86,外扩了sram,驱动正常了,但分散加载文件里只要把外部的sram想用起来,程度就死掉,无法运行,请问有人遇到改问题吗?怎么搞?以下是我的手动分配的分散加载文件,把RW_RAM1 0x60000000 0x00010000 ; RW data SRAM{; app.o (+ZI +RW).ANY (+RW +ZI)}增加进来就是使用外部sram吧,但是只要这样程
diangongjichu stm32/stm8
推荐内容

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved