• 本课程为精品课,您可以登录eeworld继续观看:
  • Allegro进行标注的时候,如何添加上单位显示呢?
  • 登录
课程介绍
相关标签: PCB Cadence

本课程由凡亿教育录制,课程提供了全面的Cadence设计问题解答,包含391个课时,涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整,到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题,提高设计效率和质量。

推荐视频

猜您喜欢

推荐帖子

仿真器驱动无法安装
r5f100lea的仿真器驱动一直都安装失败,这是什么情况啊??、谁能给我发一个win7的64位的安装包啊???还是有其他办法可以解决啊?:Cry:
朱晓华 瑞萨电子MCU
谁能帮我分析一下这个矩阵键盘的扫描函数。我最后一句看不出
#include#define uint unsigned int#define uchar unsigned charuchar code tab[]={0xee,0xed,0xeb,0xe7,0xde,0xdd,0xdb,0xd7,0xbe,0xbd,0xbb,0xb7,0x7e,0x7d,0x7b,0x77,};uchar code tab1[]={0x88,0Xbe,0Xc4,0X94,0
cf2928 单片机
多个wire变量求和问题
请问哪位大侠知道怎么简化多个变量求和的verilog编程?输出为wire。现在我一个一个输入,太麻烦了。程序如下:[color=Red]wire[/color][13:0] a;reg[7:0] b [0:63];...[color=Red]assign[/color] a = b[0]+ b[1]+ b[2]+...+ b[63];...我试过用for语句,可是编译总是通不过。for (j=0;
collinsw FPGA/CPLD
2013题目
[i=s] 本帖最后由 paulhyde 于 2014-9-15 03:02 编辑 [/i]2013题目!大家加油
yehen0611 电子竞赛
逻辑分析仪基础知识
现在示波器集成逻辑分析仪已经很风行,我觉得如果搭配强大的上位机软件的话还是很好用的,示波器只负责采集数据。下面来看看逻辑分析仪基础知识:)
qq849682862 测试/测量
vs2005下开发wince6.0 dsplink程序?
我的开发环境是vs2005,已经安装了带有dsplink的sdk。现在我想在开发wince6.0程序时使用dsplink的api,应该怎么配置vs2005?ps:之前我是这样配的,添加dsplinkk.lib 在文件里include dsplink.h 然后就编译,就编译出错,说什么MAX_DSPS没有定义,然后还有什么语法错误唉,MAX_DSPS貌似是perl脚本里的一个变量,我在命令行下已经成
liusum 嵌入式系统

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved