• 本课程为精品课,您可以登录eeworld继续观看:
  • Allegro在输出光绘文件时,是否可以指定文件夹进行输出呢?
  • 登录
课程介绍
相关标签: PCB Cadence

本课程由凡亿教育录制,课程提供了全面的Cadence设计问题解答,包含391个课时,涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整,到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题,提高设计效率和质量。

显示全部 ↓
推荐视频

用户评论

fjdeepblue

一直都是用AD,没有用过Cadence,有空时看看,学习一下。

2023年11月24日 09:12:23回复|()
lkh747566933
用了好多年Cadence来画图了。还是有很多小问题。正好看一下
2023年11月23日 23:56:14回复|()

猜您喜欢

推荐帖子

我用libnet和libpcap编了个网口转发程序,在pc上已经跑通了,我想到嵌入式板子上跑,该怎么做?谢谢
我不知道如何修改libnet的configure文件,在。./congfiuremakemake install是应该怎么做
w2008r 嵌入式系统
基于LM324的放大电路
[i=s] 本帖最后由 paulhyde 于 2014-9-15 09:30 编辑 [/i]如题放大倍数要在500倍左右,最好能给出运用方程,谢谢
476347130 电子竞赛
如何使用CPLD采集异步信号
场景:使用CPLD对一路串行数据进行解码,该数据没有随路时钟,频率固定但单bit相位不同,但恒定我的想法:想要实现多时钟域采集异步信号,从外部引入一个与解码数据成倍数频率的时钟,利用这个外部时钟进行寄存两拍实现同步,但是不能同步,有些地方数据会产生错误,寄存两拍后的数据可能过长或过短,怀疑可能是亚稳态以及相位不匹配造成的,但是想不到解决办法,以及同步信号后去解码数据在时钟沿去匹配解码数据时产生亚稳
XCXBD FPGA/CPLD
请求关于LF2407A ad转换的问题
小弟初学dsp在做直接电机的PWM控制 其中电流反馈用到了ad转换程序中用事件管理器A的定时器1的周期中断启动ad转换程序已经可以进入中断我只设了一个转换通道但是每次采样读数都是0可能是什么样的问题啊程序在下面.INCLUDE\LF2407.H\.include\vector.h\.DEF _c_int0;-----------------------------------以下定义变量合常数--
tvn 微控制器 MCU
【藏书阁】脉冲与数字电路实验及其应用
[b]目录:[/b]第一篇 教学实验实验一 双踪示波器及其使用实验二 晶体管开关特性 限幅器与钳位器实验三  集成逻辑门的测试与使用 附录一 集电极开路门和三态门的使用方法 附录二 CMOS集成电路及接口电路实验四 用SSI设计组合电路和冒险现象的观察与消除实验五 MSI译码器及其应用实验六 集成触发器及其应用实验七 MSI数据选择器及其应用实验八 MSI半加器、全加器及其应用实验九 MSI移位寄
wzt 模拟电子

可能感兴趣器件

完成课时学习+分/次

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved