• 本课程为精品课,您可以登录eeworld继续观看:
  • 如何在Allegro软件中检查单端网络呢?
  • 登录
课程介绍
相关标签: PCB Cadence

本课程由凡亿教育录制,课程提供了全面的Cadence设计问题解答,包含391个课时,涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整,到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题,提高设计效率和质量。

显示全部 ↓
推荐视频

    用户评论

    fjdeepblue

    一直都是用AD,没有用过Cadence,有空时看看,学习一下。

    2023年11月24日 09:12:23回复|()
    lkh747566933
    用了好多年Cadence来画图了。还是有很多小问题。正好看一下
    2023年11月23日 23:56:14回复|()

    猜您喜欢

    推荐帖子

    WINCE驱动和CAN总线(诚聘)
    [font=Times New Roman][font=Times New Roman]Wince [/font]驱动工程师[font=Times New Roman][/font][font=Times New Roman]1[/font]、熟练掌握[font=Times New Roman]WinCE [/font]平台的架构和[font=Times New Roman]BSP[/font]开
    haoke 求职招聘
    逻辑电平
    [color=black]逻辑电平的一些概念[/color][color=black]  要了解逻辑电平的内容,首先要知道以下几个概念的含义:[/color][color=black]  1:输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。[/color][color=black]  2:输入低电平(Vil):保证逻辑门的输入
    tiankai001 模拟电子
    microPython的正则表达式库ure感觉有问题,“*”通配符的匹配结果不对,
    1.按照官网的意思:https://docs.micropython.org/en/latest/library/ure.html?highlight=ure*:Match zero or more of the previous sub-pattern.+:Match one or more of the previous sub-pattern.2.那么我这个使用:>>> ure.sub("\
    mpy-little-yang MicroPython开源版块
    关于IIC通讯PCB走线,是否需要差分走线?我现在是走的比较分散?最高400K的频率
    关于IIC通讯PCB走线,是否需要差分走线?我现在是走的比较分散?最高400K的频率
    QWE4562009 PCB设计
    去耦基础
    最近看了很多关于去耦的technical paper。顺便翻译了一些跟大家共享。同时附上英文版,希望童鞋们指正。
    nathanzhang 模拟电子
    通过wifi与设备进行通信(Android)
    [i=s] 本帖最后由 灞波儿奔 于 2019-2-17 21:40 编辑 [/i][backcolor=white][color=#000000]通过wifi与设备进行通信(Android)[/color][/backcolor][backcolor=white][color=#000000]最近leader决定把app与设备之间的通信改为wifi,通过http协议实现设备之间的通信。 [/co
    灞波儿奔 无线连接

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved