datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence设计常见问题解答500例视频合集 / Orcad软件怎么统一查看哪一些器件是没有PCB封装的呢？

  • 本课程为精品课，您可以登录eeworld继续观看：
  • Orcad软件怎么统一查看哪一些器件是没有PCB封装的呢？
  • 登录
课程目录课程笔记
课程介绍
相关标签： PCB Cadence

本课程由凡亿教育录制，课程提供了全面的Cadence设计问题解答，包含391个课时，涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整，到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题，提高设计效率和质量。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    FPGA程序调试方法
    大容量FPGA程序，在调试时，经常为了看一个结果，编译都需要很长时间。有没有办法，提高FPGA调试效率？欢迎大家发言！
    eeleader FPGA/CPLD
    抠图问题。高手进来看看。。大家都进来看看。
    先画一个大的背景，在指定的RECT处点击，会出现一张小图。当鼠标UP的时候，图会消失。但是现在背景图太大。用最简便的方式会非常卡。每次都要重新刷新整个背景。现在想用点击后出来小图。当DOWN的时候。把小图区域下的背景图先扣出。放到一个内存DC上。当鼠标UP的时候把内存DC上抠出的背景图画上去。。这样就不用刷新整图了。。思路是有了。不知如何写起。请高手贴些代码上来。。PS：没分。。。有分了马上补
    nankeey 嵌入式系统
    新思科技 Synopsys 最新IP资源推荐——人工智能、汽车、高性能计算
    本期新思科技分享的IP资源包括3个主要行业的最新技术方案和前沿技术解读。人工智能AI+ML，让芯片验证这场持久战提前结束为什么内存计算会颠覆 AI SoC 开发为 AI SoC 选择存储器IP以及架构汽车验证开发者视角：汽车功能安全如何实现？汽车SoC将被重塑，IP迎来新变局汽车网络安全始于芯片和 IP高性能计算以太网PHY IP对于高性能计算SoC为何如此重要？基于IP的SoC设计如何推动动态的
    arui1999 综合技术交流
    急！！！！！用keybd_event发VK_BACK（0X08）居然能打开IE浏览器
    定义了一个按键是退格键keybd_event(VK_BACK, 0, 0, 0);[b]当在CE桌面时，点这个按键就默认打开IE浏览器[/b]其他情况可以实现退格功能！请问各位这个问题怎么解决呢
    xzl 嵌入式系统
    强大的网友，谁在用STM32F103VG啊，能分我10片么？？？
    强大的网友，谁在用STM32F103VG 啊，能分我10片么？？？谢谢！！！！！！联系邮箱redmov@163.com我邮箱在线。。。。。。。
    mfxbb stm32/stm8
    娱乐一下，有时候只能装一次！
    给你讲，，，有时候只能装一次！{:1_127:}
    qwqwqw2088 聊聊、笑笑、闹闹

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved