datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence设计常见问题解答500例视频合集 / orcad中这么创建电源、地的封装库？

  • 本课程为精品课，您可以登录eeworld继续观看：
  • orcad中这么创建电源、地的封装库？
  • 登录
课程目录课程笔记
课程介绍
相关标签： PCB Cadence

本课程由凡亿教育录制，课程提供了全面的Cadence设计问题解答，包含391个课时，涵盖了从基础的Orcad库文件新建、格点设置、颜色和页面大小调整，到复杂的PCB封装创建、走线设计、阻抗计算、以及与Orcad的交互操作等高级主题。课程旨在帮助学员解决在使用Cadence软件进行电路设计时可能遇到的各种常见问题，提高设计效率和质量。

推荐视频

    猜您喜欢

    推荐帖子

    【颁奖礼】建议征集之DIY活动获奖名单公布
    [color=#000000][align=left]活动详情：基于ADI实验室电路的DIY活动具体内容[url=https://bbs.eeworld.com.cn/thread-341400-1-2.html]https://bbs.eeworld.com.cn/thread-341400-1-2.html[/url][/align][align=left]感谢大家为ADI实验室电路的DIY活
    EEWORLD社区 ADI 工业技术
    关于视频教程的播放问题
    如果载入进度条还没有到相关条目的时候如果点击该条目好像没反应，这就算了，但是这时候点击播放暂停键好像就不起作用了。不知道是否是我的浏览器版本问题？这样就是有个问题，没看完，下次想接着看，但是非要等载入时间而不能直接跳到相关进度再载入即使播放。不知道这种现象是否存在还是我的电脑原因，问一下
    wangfuchong 微控制器 MCU
    一种单相三相静态交流双电源转换开关装置
    guogao 工业自动化与控制
    关于余量slack的一点思考
    近日在思索关于建立/保持时间余量(也就是slack)的一点问题。书上或者官方文档都说，时序分析器会依据自身模型计算reg-reg路径的建立和保持时间余量，如果两者任中之一为负，则表示存在时序违规，将给应用带来潜藏的危机。那么是否意味着只要slack为正，就万事大吉？在一些项目中，我有时限于时间压力，直接使用优化将少量负的slack勉强调节到正数，但绝对值很小。虽然实验中并没有发生错误，但心里仍不踏
    eeleader FPGA/CPLD
    这个应该是大多数人的一天吧！
    群里一个朋友发的 ，哎 看看是不是有些东西我们失去了就再也找不回了呢
    soso 聊聊、笑笑、闹闹
    高分跪请高手指教！关于无线网卡驱动的几个问题。
    我最近参与了一个嵌入式系统开发的项目，该系统所用的DSP为Philips的TM1300,操作系统为pSOS嵌入式系统.我的主要工作是在WLAN下进行无线网卡驱动开发，我们所用的无线网卡型号为KN-W510P，网卡的MAC芯片为RTL8185，射频芯片为RTL8225，我移植开源代码进行修改之后调试，碰到如下现象：(1)网卡上的ACT指示灯闪烁，而LINK指示灯不亮；(2)我将调试信息显示出来，发现
    andyliu007 嵌入式系统

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved