PSoC 4将赛普拉斯一流的PSoC模拟和数字架构以及业界领先的CapSense®电容式触摸技术同ARM®的低功耗Cortex™-M0内核完美相结合。
共1课时1分49秒
应用于数据中心（DataCenter）的 Smarter Solution
共1课时6分36秒
Altera的下一代20-nm系列产品开创了多项业界第一，包括，单片28-Gbps支持背板的收发器、40-Gbps芯片至芯片收发器，以及实现CEI-56G兼容56-Gbps收发器的发展路线，从而实现了芯片至芯片和芯片至模块的应用。与Altera目前提供的背板功能收发器相比，这些最新创新技术将固网、军事和广播应用的交换带宽和前面板端口密度提高了2倍，可实现8通路400-Gbps光模块通信。
共1课时1分19秒
您的设计能够迅速适应变化的以太网协议吗？您能够满足越来越高的性能要求吗?请观看这一视频，了解工业网络套件以及灵活的低功耗FPGA怎样帮助您解决嵌入式工业应用中的这些难题。
共1课时10分4秒
您打算演奏一些音符吗?采用我们的MAX® V CPLD开发套件，您在评估电路板驱动模拟芯片能力时可以演奏一些音符。该套件还为您提供了使用MAX V CPLD，对CPLD应用进行原型开发的平台。您会发现，如果在选择CPLD时的关键考虑因素是价值，那么，具有低功耗、低成本和可靠功能的MAX V器件是您最合适的选择。
共1课时7分23秒
时序和信令是外部存储器设计的关键因素。Altera新的存储器控制器和UniPHY实现了更高的时钟数据速率，减小了延时，使用方便，易于进行调试，具有电压和温度(VT)跟踪以及PLL/DLL共享功能，从而进一步提高了系统性能。在演示中，您将了解设计流程，怎样初始化存储器控制器，并进行设计和调试。
共3课时44分25秒
为充分发挥WDR传感器的技术优势，需要采用新一代ISP技术，在高级算法基础上以高像素速率处理全范围实时景像。
共2课时27分18秒
时序分析是65 nm以及更小工艺尺寸的关键因素。您应该知道怎样才能轻松的设置时序约束，产生提高时序分析效能的时序报告，怎样提高FPGA时序性能。在这一技术研讨中，您将了解到怎样通过理解时序分析基础和基于SDC的时序分析方法来解决这些难题。您还会了解到其他时序分析资源。
共1课时21分19秒
视频和图像处理设计人员(VIP)面临的挑战包括怎样提高图像格式转换质量、卸载DSP负荷，降低系统成本，以及产品及时面市等。Altera视频图像处理工作台是迅速解决这些挑战的理想方案。在此次技术VIP研讨会上，您将通过现场演示了解Altera的VIP工作台和VIP设计方法。
共1课时15分46秒
采用简单的设计流程，您能够通过Altera嵌入式硬核IP轻松开发PCIe设计。这一研讨介绍Stratix、Arria和Cyclone系列FPGA中嵌入的PCIe硬核IP的关键特性。
共2课时23分1秒
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
