本套课程为小梅哥2019年实地培训班实录课程，内容丰富，知识含量高，且经过了精细的剪辑，观看体验也不错。课程安排分为基础夯实阶段、系统建模阶段、实例强化阶段。
共70课时1天11小时37分41秒
本次讲座将介绍如何使用Intel的工具在FPGA上实现深度学习推导及任务加速。 还将讨论深度学习任务推导及工具包——针对不同的Intel不同的产品架构、不同的框架、不同的网络架构进行推导任务部署的时候，提供统一接口。以及深度学习架构FPGA套件如何来部署工具包的函数调用与FPGA器件相结合起来。
共1课时25分25秒
新一季英特尔FPGA工程师应用视频！内容主要聚焦FPGA工程师们的烦恼，手把手教大家如何解决一些普遍的问题以及传授小技巧。
共12课时55分38秒
基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧
共83课时1天18小时53分50秒
本系列教学视频由赛灵思高级战略应用工程师带领你从零开始，一步步深入掌握 HLS 以及 UltraFAST 设计方法，帮助您成为系统设计和算法加速的大拿！本课程包含五个主题：Vivado HLS的设计流程、采用C或C++描述算法时的代码风格、for循环的优化方法、数组的优化方法 、输入/输出端口的实现方式。
共23课时4小时38分6秒
H.265 Video Encoder IP Core 是开源的H.265硬件视频编码器，实现了H.265（或叫HEVC）的大部分功能。它由复旦大学专用集成电路与系统国家重点实验室（State Key Lab of ASIC & System，Fudan University）视频图像处理实验室（VIP Lab）范益波教授研究团队开发完成，并开放源代码。任何组织个人可以无偿使用上述代码用于研究和生产目的，VIP Lab将会持续更新并维护H.265硬件视频编码器的开发。
共8课时2小时4分36秒
《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。
共26课时8小时2秒
本教程讲解FPGA基础，SOC入门，DMA和VDMA，linux，HLS图像与PCIE 适用于以下应用： 高速通信；机器视觉、机器人；伺服系统、运动控制；视频采集、视频输出、消费电子；项目研发前期验证；电子信息工程、自动化、通信工程等电子类相关专业开发人员学习
共58课时1天9小时42分59秒
课程目标是通过本课程及其它相关课程的学习，使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想，掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展，理论与联系实际，培养学生的动手能力和综合创新能力。
共30课时20小时45秒
QuartusⅡ软件的基本操作、VHDL语法介绍、FPGA设计实例和NiosⅡ设计实例。首先介绍了QuartusⅡ的基本操作，包括工程的新建、代码的编辑、原理图的设计、VHDL代码设计、仿真及FPGA配置文件的下载等FPGA的设计。之后详细介绍了VHDL的基本语法，且配合VHDL程序实例以一个一个VHDL知识点的方式介绍，让读者从复杂的VHDL语法中解脱出来。然后，以实例为切入点，从简单到复杂，介绍了组合电路的建模、时序电路的建模、综合实例的设计。接下来在NiosⅡ的讲解中，基于DS18820的温度传感系统和基于PCF8563的时钟实时显示系统。
共22课时8小时30秒
共4课时6小时48分28秒
多用模板有利于我们节省时间。明德扬的模板，包含了至简设计法的计数器、状态机、FIFO和模块结构等，这些是RTL代码最常见的部分。使用这些模板的时候，工程师只需按顺序填空，就能快速地进行设计，可节省大量时间。
共2课时34分48秒
教您如使用PlanAhead 13.1进行设计应用，通过一个设计程序，来体验PlanAhead的功能强大
共9课时39分44秒
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
