复杂逻辑门延时与输入图形的关系-数字超大规模集成电路设计清华大学李翔宇-EEWORLD大学堂

课程介绍

相关标签：集成电路 CMOS 时序逻辑

《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课，既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容，具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法，常见逻辑类型、基本功能单元、重要片内子系统（时钟、电源网络）的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。

猜您喜欢

推荐帖子

zstack组网距离远远小于数据传输距离，如何实现远距离组网？: 现在有两个思路一个是扩大组网距离但似乎实现起来比较困难另一个是去掉组网过程，使一定数量的节点启动后就连接一个网络，这样能避免组网距离太近的缺陷实际应用中各个节点都安装好，开机后组网，组网后可正常使用但现在的情况组网距离很近，加了CC2530+CC2591数据传输可以达到2KM，组网距离只有几百米。不可能在实际使用的时候先在近距离组网成功后，拿到远距离实际需要用的地方安装。所以现在来寻求解决办法希望; 高兴就好无线连接

求一篇相关外文: 毕业设计的需要,向大神们要一片与430 1122相关的英文论文(能带翻译的就带翻译)最好是论文,因为够简短,翻译起来没有那么吃力.谢谢; 红豆十三微控制器 MCU

【我给xilinx资源中心做贡献】Xilinx Spartan 3E Starter Kit平台控制1602液晶程序: Xilinx Spartan 3E Starter Kit平台控制1602液晶程序Xilinx Spartan 3E Starter Kit平台上LCD1602与板载Intel Flash Memory公用四根数据线,读写命令和数据时分别写高四位和低四位源码:library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;; wanghongyang FPGA/CPLD

调试经验之－－－硬件篇: 调试经验之－－－硬件篇好多的新手在最初的硬件调试过程中，由于出现硬件故障，导致实验失败。所以所有软件实验也将无法进行下去。本人将自己从事硬件调试的一些心得写给大家，希望大家能够缩短硬件调试时间，提高实验的成功率。第一步：在焊接的时候，不要一次把所有的元件都焊接上去，先焊接一部分元件上去，让系统先跑起来，即最小化系统调试。第二步：在完成元件的焊接之后，首先要用万用表测试一下，有没有短路。先排除人为的; tiankai001 单片机

TMS320F28335学习笔记-ADC控制器: [p=26, null, left][color=#333333][font=Arial][b]1.ADC的工作模式有哪些？[/b][/font][/color][/p][p=26, null, left][color=#333333][font=Arial]同时采样模式和顺序采样模式。[/font][/color][/p][p=26, null, left][color=#333333][fon; cherish 微控制器 MCU

请问平方加和除法运算如何用verilog实现？: 要做一个如下运算：a、b、c、d均为实时输入的变量全用IP核实现的话需要8个乘法器和一个除法器的IP核且延时特别大请问高手们是否有快速一些的近似算法？; godjohsn FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字超大规模集成电路设计清华大学李翔宇 / 复杂逻辑门延时与输入图形的关系

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂