速度饱和-数字超大规模集成电路设计清华大学李翔宇-EEWORLD大学堂

课程介绍

相关标签：集成电路 CMOS 时序逻辑

《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课，既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容，具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法，常见逻辑类型、基本功能单元、重要片内子系统（时钟、电源网络）的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。

猜您喜欢

推荐帖子

关于MSP430G2553定时器的学习: 这两天来我一直在看《MCU工程师炼成记》，拿着LaunchPad做实验。先谈谈这两天来的收获：知道了G2553有几个定时器Timer(不知道这样表述有没有错误准不准确)。首先Timer0_A有两个捕获比较模块： Timer0_A0，Timer0_A1.这两个模块不是完全一样的。具体执行结果是怎么样的，还要看代码是怎么写的。我写了两段代码，用两个不同的模块，执行结果完全不同。TEST1：#inclu; an736007364 微控制器 MCU

Xilinx FPGA 开发工具: Xilinx FPGA 开发工具,用于芯片功能验证的好平台; kangyunsi FPGA/CPLD

有关CE上显示字型的问题: 现在我的系统中使用的字型文件是一个名叫：mingliu.ttc的字型文件（这个是一个能支持繁体中文的字型文件）。现在我把系统的字体修改为：使用New Times Roman字型，这样就会出现一个问题，在显示中文的地方就会出现口口（框框）不能正常显示。这应该是New Times Roman不支持中文字型的原因，那么现在我希望的就是在我的系统中当在显示英文的时候能以New Times Roman字型显; xiaolu192 嵌入式系统

DE2-70 实验指导书: [align=center][/align][align=left][size=5]资料下载如下：[/size][/align][align=left][size=5][/size][/align][align=center][/align]; caicaiwoshishui FPGA/CPLD

【DIY建议征集之二】基于ADI实验室电路的DIY活动准备内容: [align=left][color=#000000]此前活动贴：【建议征集之[font=Times New Roman]DIY[/font]】基于[font=Times New Roman]ADI[/font]实验室电路的[font=Times New Roman]DIY[/font]活动具体内容[/color][/align][align=left][font=Times New Roman]; EEWORLD社区 ADI 工业技术

半导体浪涌过压保护方式简介: 从保护模式看，主要有以下二种：一、可控硅模式：1.特点：① 该类器件在其动作后具有较低的导通阻抗、导通残压低，对电路可取到更有效的保护作用。② 由于其有持续电流IH的要求，因此该类器件仅适合于传输电流小于器件持续电流的电路（一般要求小于100毫安）。③ 功率大，瞬态抑制电流从几十安到几百安，完全可以满足K20/K21的标准要求。2.主要应用：SLIC、ISDN、ADSL、T1/E1、485等通讯端; 七月七日晴电源技术

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字超大规模集成电路设计清华大学李翔宇 / 速度饱和

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂