主从边沿触发寄存器-数字超大规模集成电路设计清华大学李翔宇-EEWORLD大学堂

课程介绍

相关标签：集成电路 CMOS 时序逻辑

《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课，既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容，具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法，常见逻辑类型、基本功能单元、重要片内子系统（时钟、电源网络）的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。

猜您喜欢

推荐帖子

嵌入式系统的USB虚拟串口设计: 现代嵌入式系统中，异步串行通信接口往往作为标准外设出现在单片机和嵌入式系统中。但是随着个人计算机通用外围设备越来越少地使用串口，串口正在逐渐从个人计算机特别是便携式电脑上消失。于是嵌入式开发人员常常发现自己新买来的计算机上没有串口，或者出现调试现场用户的计算机没有串口的尴尬局面。相反，现在的个人计算机普遍拥有4个以上的USB接口，能不能使用USB接口代替串口，完成PC机和嵌入式系统的通信呢？ 1; huhgu 嵌入式系统

求助：AGC自动增益控制（请大家帮忙看看这个电路图对不对）: 实现：AGC自动增益控制这个图是不是对呢？该如何修改呢？请大家帮忙~~; 绿茶模拟电子

[转载]verilog中对inout信号的处理: 原文地址：verilog中对inout信号的处理作者：bbccy1、inout端口不能被赋值为reg型，因此，不能用于always语句中。2、if等条件语句只能用于initial语句及always语句。3、因此，对于inout端口的逻辑判断，要用到？：条件表达式，来控制高阻的赋值4、需要有一个中转的寄存器，这样，在always语句中，才可以将输入的信号赋给输出（用inout代替纯output）5、; ming1005 FPGA/CPLD

MAX V系列CPLD支持PLL么: MAX V系列CPLD支持PLL么，不支持怎么办~求大神帮忙，我暂时用的是QuartusII 11.0，里面没有显示我的5M80ZE64C5N可以用PLL。; kimi170 FPGA/CPLD

恒流充电的电路原理: 【不懂就问】如图下，最上面的VCC是变压器二次侧的一路输出其中指明运放U1A是过压关断作用运放U1B是恒流充电作用【1】U1B的恒流充电是给R12左边的vcc7.5v充电吗？【2】在正常工作时，Vcc给V1提供基极电流，D3和D5不工作，但是过压时，U1A输出低电平，使得D3导通，分流所有V1的基极电流，进而关断，那么下面的恒流充电的运放U1B是什么时候，怎样起作用的呢？【3】为什么出现GND1和; shaorc 电源技术

无线收发芯片中天线的阻抗匹配要求要怎么如何提出？: 由于初次接触无线这块，目前我们用CC1101这个芯片来做无线收发，目前收发距离不是很理想，想在PCB中和天线上做阻抗控制，但是不知道这个要求要怎么来说明，请问上图中这个50ohm是什么意思呢，是指在315/433的频率下阻抗为50ohm吗？我应该怎样与PCB厂家来说明这个要求呢？; fdaf8412 无线连接

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字超大规模集成电路设计清华大学李翔宇 / 主从边沿触发寄存器

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂