• 本课程为精品课,您可以登录eeworld继续观看:
  • 计算机控制技术
  • 登录
课程介绍
相关标签: PID 计算机控制 Z变换
目录
第一章 绪论
1.1 计算机控制系统概述
1.2 计算机控制系统的类型
1.3 计算机控制理论
1.4 计算机控制系统应用实例
1.5 计算机控制系统的发展
第二章 计算机控制系统设计的硬件基础
2.1 开关量输入
2.2 开关量输出
2.3 模拟量输入
2.4 模拟量输出
2.5 计算机控制系统中的电源
2.6 信号采样与重构
2.7 数字滤波
习题
第三章 计算机控制系统的数学基础
3.1 差分方程
3.2 z变换
3.3 逆z变换
3.4 脉冲传递函数
习题
第四章 计算机控制系统特性分析
4.1 计算机控制系统的稳定性
4.2 计算机控制系统的动态特性
4.3 计算机控制系统的稳态误差
4.4 离散系统根轨迹和频率特性
习题
第五章 计算机控制系统的间接设计方法
5.1 概述
5.2 基本设计方法
5.3 数字PID控制器的设计
5.4 数字PID控制器算法的改进
5.5 数字PID控制器的参数整定.
习题
第六章 计算机控制系统的直接设计方法
6.1 概述
6.2 最少拍控制系统设计
6.3 纯滞后对象的控制算法
6.4 设计数字控制器的根轨迹法
6.5 数字控制器的频域设计法
习题
第七章 数字控制器的状态空间设计方法
7.1 线性系统的状态空间描述及线性离散系统状态空间
7.2 线性定常离散系统的能控性和能观性
7.3 状态反馈设计法
7.4 输出反馈设计法
7.5 状态观测器设计
7.6 应用状态观测器的状态反馈系统
7.7 二次型最优控制算法设计
习题
第八章 计算机控制系统的工程设计
8.1 计算机控制系统的设计步骤
8.2 数字伺服系统
8.3 双闭环直流数字调速系统
8.4 电阻炉温度控制系统
8.5 数字程序控制系统
习题
第九章 新型计算机控制系统
9.1 嵌入式系统
9.2 集散控制系统
9.3 现场总线控制系统
9.4 网络控制系统
习题
第十章 计算机控制系统的可靠性设计
10.1 概述
10.2 干扰的来源
10.3 电源与供电系统的抗干扰措施
10.4 信号传输通道的抗干扰措施
10.5 系统可靠性设计
10.6 故障诊断技术
习题
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    SAR ADC 的输入注意事项
    [color=#000]转自:deyisupport[/color][color=#000][/color][align=left][color=#000]您是否知道输入信号可能会影响为应用选择最佳逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的方式?[/color][/align][align=left][color=#000]在我们听到“输入”两个字时,脑海里会立即浮现频率、幅值、正弦波
    maylove 模拟与混合信号
    芯片烧写出现问题
    我下载stm32程序时出现“cannotaccessmemory”的对话框,是不是说我的芯片不能再烧啦?谢谢
    leon32455 stm32/stm8
    为什么门电路很多都是反向的?
    好多元件,喜欢用与非门,或非门,这样输入和输出都是取反的。感觉很麻烦,这里面有什么道理吗?
    sanqi 嵌入式系统
    哪位大哥能提供下载:SAP KERNEL ORACLE 文件的地址吗?
    哪位大哥能提供下载:SAP KERNEL ORACLE 文件的地址吗?我在安装SAP IDES4.7时,发现少了一个文件目录,即:SAP KERNEL ORACLE, 请各位高手帮帮我!我已经安装很多次了,不过到了需要CD kernel时,就安装不了,我是下载SAP的安装包的,没有CD,不知道那位高手可以帮忙提供一下呢,小弟在此谢过!QQ:375552752 email :lrj0767@163.
    zhuxindesign 嵌入式系统
    help2416开发板LCD修改问题
    大侠们晚上好!我是菜鸟,现请教个问题,help2416开发板修改LCD的时序是在哪个文件夹里面?因为有些显示屏的时序不同会导致一样的分辨率一样的尺寸显示的效果就是有偏差,要么暗,要么有网纹,所以必须根据屏的数据手册修改对应的时序,但我找了好久没找到,elp2416开发板可以驱动好多种分辨率和尺寸的LCD屏,只要修改对应的时序就可以改变显示效果的吧,先谢谢大侠们。
    hncspjh 嵌入式系统
    关于FPGA进行采样时,时钟与数据不同步的问题。
    上图是我的系统结构,FPGA使用AD产生的120M差分时钟作为时钟,通过一个DCM生成120M,240M的时钟,使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据。每次修改了FPGA的代码时,都需要调整采样时钟的相位才能够进行正确的采样,有时调整相位也采样不正确。这是采样时钟与数据不同步造成的么?我在网上看了一些资料,说可以使用idelay增加时钟的延时,我的FPGA使用的是spar
    woshifeng FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved