大学堂

上传课程

您的位置：EEWORLD大学堂 / 电路基础 / 微纳加工（半导体制造工艺）瑞士联邦理工学院 / Optical thin film thickness measurement

本课程为精品课，您可以登录eeworld继续观看：
Optical thin film thickness measurement
登录

课程目录课程笔记

时长：7分6秒
日期：2020/05/30
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签：微纳加工 UV CVD

本课程将在超净环境中向大家展示最有效的集成电路制造工艺，以教授半导体制造的基本原理和流程。

推荐视频

猜您喜欢

推荐帖子

PCI接口加载FPGA程序: 各位大虾，我现在要做PCI接口加载FPGA程序，使用PCI9054芯片，PCI和FPGA之间使用CPLD做时序控制。现在的问题是：1.上位机的软件怎样编写呢？思路是什么，用到rbf文件格式还是HEX文件格式呢？2.如果用rbf文件那么怎么从该文件中提取数据，然后发送到PCI总线上？希望各位不吝赐教啊。; xuel0532 FPGA/CPLD

CCS的C语言中嵌入汇编指令编译不通过！！！: 正在调试MSP430F5438A，要调用汇编指令来实现无条件跳转我嵌入的汇编代码如下：asm("BRA #0x20266");// 跳转到0x20266地址但是编译不通过，没有弹出任何错误提示！; darkduck 微控制器 MCU

TMS320F28335项目开发记录9_28335中断系统: [i=s] 本帖最后由火辣西米秀于 2019-8-18 11:29 编辑 [/i]1.中断系统在这里我们要十分清楚DSP的中断系统。C28XX一共同拥有16个中断源，当中有2个不可屏蔽的中断RESET和NMI、定时器1和定时器2分别使用中断13和14。这样还有12个中断都直接连接到外设中断扩展模块PIE上。说的简单一点就是PIE通过12根线与28335核的12个中断线相连。而PIE的另外一側有; 火辣西米秀 DSP 与 ARM 处理器

可维护，可移植的verilog工程设计技巧: 忙碌的一年即将结束了，2013年对我来说有痛、有纠结、有忙碌、有喜悦、有快乐、有幸福，如五彩丝绸一般，极度绚烂的一年！从我们创业以来，很多朋友送来支持和祝福，当然，也有很多朋友担心我会慢慢放弃技术这条路，会停止我之前一直进行的技术经验共享。2013年的确很忙，但我仍然抽空写了几篇技术文档和经验感受分享。可毕竟一个人的精力有限，我一个人的经验分享改变不了什么……最早的时候我分享设计，但后来想授人鱼，; zjd01 FPGA/CPLD

如何检验“ADC转换后的数据通过UART传送时是否遗漏”，请教: 大家好，小弟最近在用ADI公司的ADuC7060芯片，要实现ADC转换后的数据通过UART传送到超级终端。CPU是32位，ADC精度为24位。我程序的总体思路是，ADC连续转换模式，每转换完一组24位数据，就触发中断，随后交给UART发送。（我现在的UART波特率大于“ADC转换频率*位数”）现在数据能够正常显示。但是光这样并不能说明数据不会遗漏。现在想检验：是不是每次转换的数据都能传到终端上显示; mhlllf 嵌入式系统

组成原理的一道题，不明白为什么要加一个门电路，麻烦讲解一下，谢谢！: CPU的地址总线16根(A15—A0，A0为低位)，双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：EPROM：; xingyuezhaoyang 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved