logo 大学堂

Verilog HDL硬件描述语言高阶培训

FPGA Verilog HDL 硬件描述语言 共23课时 5小时13分14秒
简介

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

猜您喜欢

推荐帖子

怎样识别串口
我在做一个PDA识别蓝牙串口,EVC编译 和VC差不多的我用了个CSerialPortEx类 用InitPort(this, i )可以识别出蓝牙串口(PDA是串口8)但是同时也识别出了几个不可用串口,这我就不明白了 怎么分辨出那个就是蓝牙串口呢?谢谢啦CSerialPortEx m_Port;for(int i = 1; i <=9; i++){if (m_Port.InitPort(this,
helly 嵌入式系统
CC2520+MSP430和CC2530
设计无线传感器网络,CC2520+MSP430和CC2530这两种方案的对比?各个的优缺点?求坛里的大神指点指点
huakaibubai 无线连接
我的东西做的差不多了,晚上上视频(已上视频)
[i=s] 本帖最后由 airqj 于 2014-5-30 17:18 编辑 [/i][media=x,500,375]http://v.youku.com/v_show/id_XNzE5MzA1MjE2.html[/media]用同学的手机录的,可惜有急事出去没能传到俺电脑上来先传张照片给大伙看看楠哥赶紧给俺加分吧,分不够买粽子啊:congratulate:
airqj DSP 与 ARM 处理器
想买块 ARM9 开发板,请给点建议
如题,要求稳定,带屏,最好有技术支持……谢谢各位了,请踊跃建言!
absolute ARM技术
弱问,插入u盘后再开机无法识别u盘的问题
开机后插入u盘能够识别,但是先插u盘再开机在“我的设备”里看不见u盘。我用的是arm 系统是wince5.0应该怎么解决? 刚查了下但没什么头绪,麻烦大家赐教,详细说下,谢谢!!
tiantangii 嵌入式系统
cc2530数据手册上ADC抽样率问题
cc2530数据手册上ADC抽样率512、256、128、64单位是什么抽取率是采样率吗
wlg125600 无线连接

讲师简介

夏宇闻

主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

推荐内容

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved