简介
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块
推荐帖子
-
温馨闹铃
- -----
-
sxmilovebb
无线连接
-
告诉你几种场效应管和晶体三极管判别好坏的测试方法
- [b]1 定性判断MOS型场效应管的好坏[/b]先用万用表R×10kΩ挡(内置有9V或15V电池),把负表笔(黑)接栅极(G),正表笔(红)接源极(S)。给栅、源极之间充电,此时万用表指针有轻微偏转。再改用万用表R×1Ω挡,将负表笔接漏极(D),正笔接源极(S),万用表指示值若为几欧姆,则说明场效应管是好的。[b]2 定性判断结型场效应管的电极[/b]将万用表拨至R×100档,红表笔任意接一个脚管
-
qwqwqw2088
电源技术
-
请教UCOS事件管理的问题
- 请问下,在自己的代码中,能创建多个信号量、多个消息邮箱 (即在一个代码里面,存在多个信号量等事件)可以吗?比如:com1=ossemcreate(1);com2=ossemcreate(1);mes1=osmboxcreate()mes2=osmboxcreate(...)。。。在世间控制块资源够用情况下,在一个代码中创建多个信号量等?如果行的话,为什么很少人代码有这样在一个程序里面,创建多个信号
-
jlinkv8
实时操作系统RTOS
-
一个简单的问题
- double型数据freq要在一个static窗口控件IDC_show中显示出来。哪位大虾给出一些帮助~
-
rwlggd
嵌入式系统