课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

請教c#關於精簡框架中Control CreateGraphics方法
   請教各位大俠:    public Form1()         {             InitializeComponent();       &nbs...
nuanshuiping 嵌入式系统
关于I/O的困惑!
因为想写一只关于SATA I/O的程序,这几天一直混在www.t13.org,但通读了ATA-1,并没有发现命令寄存器与端口(1f0-1f7)的对应关系.(文档中只解释了每个寄存器的含义)。根本没提及端口(1f0-1f7),只提到了针脚37对应的CS1FX。而CS1FX是什么东东,文中也没有提及。 虽然我已经知道CS1FX的地址范围是1F0H~1F7H,但我想知道www.t13.org哪篇文档介...
zhanqianwen 嵌入式系统
NSAT-7000 电机自动测试监控系统—质量管理员的必备软件
NSAT-7000 电机自动测试监控系统—质量管理员版本     随着电动汽车电机及电驱在社会各行各业中广泛使用,其器件测试,马达测试,减速电机测试,稳速电机测试等状态检测和故障诊断显得尤为重要。 现今工业化的快速自动发展,我们着重于新能源电动汽车这一领域,电动汽车采用的是感应电动机,电动汽车采用的这种感应电动机转速可以达到8000到...
海大叔 综合技术交流
ce下2410bank读写惊人的困惑
2410bank读写的时候 带nwait信号时   2410手册上说读的时候要查看nWAIT信号,为低则延长本次总线操作  写的情况与此类似    那么是否意味着写的时候 也得看nwait信号的脸色呢  不然数据不会放到总线上去? 请高手指点 谢谢! 我现在不停的往bank在写  但...
zzxxzz 嵌入式系统

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved