FPGA设计中顶层测试Verilog模块

时长：2分12秒
日期：2015/06/04
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

windows ce 5.0 购买问题请求各位大侠了: windows ce 5.0 购买问题急求偶想买windows ce 卖方说里面有bsp pb5.0 evc 我想知道我只够买windows ce bsp pb5.0 evc 这些在网上可以免费下载么请求各位大侠帮帮在下了...; pdh716 嵌入式系统

usb摄像头在vc下的开发: 你好，我能不能看看你以前开发过的和摄像头有关的程序。我新买的免驱动摄像头，我想自己控制，和摄像头捕获到的图像获取。可以指点吗。...; pigdragon 嵌入式系统

高分请教PDA与PC的通信问题: 大家好，我现在工作上遇到一个难题，几个月都没解决好，请高手帮忙给个思路。我现在要做的是PDA与PC上的通信，在正常情况下通过activesync，用socket就行了，但现在要实现在一台PC连接多台PDA，activesync只充许一台PDA连PC，所以我要做的是直接通过USB各个端口与多台PDA实现通信，但我碰到的难题是：如何读写USB端口，在PDA那边，又怎样向PC读写数据。我想直接利...; zt13 嵌入式系统

聘PC机驱动开发（与硬件进行通讯，最好嵌入式方面也有一定基础）: 开发WINDOWS 2000/xp/vista 串口 USB 虚拟网卡等驱动开发。要求比较高，入门级的勿尝试。有意者可留下联系方式，我会与你联系。散点分，^_^。...; yangcheng 嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中顶层测试Verilog模块

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多