FPGA设计中顶层测试Verilog模块-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

想入手画个四层板: 想入手画个四层板，我学的是AD，现在想尝试画个四层板，不知道这和2层板难画吗？谁有画四层板的pdf文档、或者视频之类的，我想学习研究下，模仿后，自己好有个低和基础。求有经验的的多多指教。:); laidawang PCB设计

怎样用低速时钟采样高速计数器: 如果计数器的时钟是10M，而想用3M的时钟获取当去计数器的值，该怎么做; eeleader-mcu FPGA/CPLD

IO口电平转换: 想将好几个1.8V的IO电平转成3.3V的IO电平，有没有什么好办法，请教！！！; xxhhzz 电源技术

了解国家充电桩新旧标准: [size=4]目前，充电桩的相关标准主要分为三种：国家标准、国家电网标准以及能源局标准三种。[/size][size=4][/size][size=4][b]国家标准[/b][/size][size=4][/size][size=4]2011年国家标准主要分为三个方面：通用要求、交流与直流、充电机与BMS通信，具体如下：[/size][size=4]《GBT 18487.1-2011 电动汽车传; qwqwqw2088 能源基础设施

有关2009年仪器仪表类题目: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:14 编辑 [/i]大家说说，今年仪器仪表类的题目会是什么？我总感觉会出波形发生器; go.358009546 电子竞赛

求推荐PCMIA转并口卡: 大家推荐一款，我的笔记本没有并口，USB的仿真器贵的离谱，所以想买个并口卡，我没有用过这种东西，有用过的给推荐一下呀啊，尽量价格低，但是要能连上开发板的！~; wanghongyang 淘e淘

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中顶层测试Verilog模块

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多