FPGA设计中顶层测试Verilog模块

时长：2分12秒
日期：2015/06/04
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

为什么光驱无法识别DVD空白光盘: 新买的DVD空白光盘，光驱却无法识别，显示“请插入光盘”，我的电脑光驱是DVD/CD-RW驱动器，按说应该支持DVD才对呀？...; weiyt 嵌入式系统

EEWORLD大学堂----直播回放：CC13X2/CC26X2 - TI SimpleLink 平台新一代无线产品解决方案: 直播回放：CC13X2/CC26X2 - TI SimpleLink 平台新一代无线产品解决方案：http://training.eeworld.com.cn/course/5141...; hi5 综合技术交流

座机电话如何实现全双工通信？: 小菜鸟提问：电话的两根平行线是如何实现全双工通信的如题对于座机电话如何用两根平行线就实现全双工通信一直很是困惑，希望哪位大虾指教。见笑见笑。再一个问题就是一般的座机电话在平时不通话时（并且无人拨打）时，两根电话线上的信号是如何的？是恒压的吗（如果是的话为几伏呢）？再者，对于不用电源电池的座机电话（比如校内寝室的电话），通话时里面工作芯片的正极稳定电压是如何单单由两根接入的信号线提供...; dense2007 嵌入式系统

F-ES500嵌入式交换机模块: F-ES500嵌入式交换机模块简介： F-ES500以太网交换机提供5个10/100Mbps自适应端口，高集成度模块化设计，适用于家具布线、家庭智能化。采用存储转发技术，结合动态内存分配，确保有效的分配到每一个端口。流量控制保证节点在传送和接收时，尽可能的避免数据包丢失。兼容10Base-T和100Base-TX两种网络环境，端口速度10/100M自动匹配。网站地址：http://www...; cclgyzx 嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中顶层测试Verilog模块

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多