FPGA设计中顶层测试Verilog模块

本课程为精品课，您可以登录eeworld继续观看：
FPGA设计中顶层测试Verilog模块
登录

时长：2分12秒
日期：2015/04/13
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

推荐视频

猜您喜欢

推荐帖子

请教关于有效值转换的问题: [postbg]bg7.png[/postbg]我用TMS28335经过H桥后生成了SPWM，用LTC1968转换SPWM正弦波，按照LTC1968手册中提供的典型应用进行使用，如下图所示：[img]data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAWYAAADgCAIAAAC/2lswAAAe60lEQVR4nO2df2wU14HHn38AhpASCO; dfsmile 电源技术

调查显示有33个国家的移动网络平均速度已超过WiFi: 下载速度慢？不得不关闭WiFi？你可并非一个人！　　OpenSignal的一项研究显示，有33个国家的移动网络平均速度已超过WiFi，与其十年前正好相反。　　其中，澳大利亚的差距最为明显，其移动网络平均速度为34．6 Mbps，而平均WiFi速度为21．6 Mbps，相差了整整13兆位。　　排名前五的其他国家包括黎巴嫩、卡塔尔、阿曼和希腊，其移动网络的平均速度也远快于WiFi，至少相差10兆位。　; maiyoua 无线连接

三极管的Datasheet这样解读，从此根治继电器罢工！: 三极管三极管的Datasheet 里，到底有什么明堂？看似简单到不能再简单的三极管驱动继电器电路、三极管驱动LED或者LED背光电路，你是不是感觉闭着眼睛都能画出来？这么小case的事情，为什么板子还是会各种问题？这类不良通常查到最后，多是通过修改元器件选型来解决，为什么？原来的器件参数不够了啦~~~~带着应用目的和需求，我们今天来过一下三级管的Datasheet。案例：三极管驱动继电器这个继电器; btty038 模拟电子

观点碰撞：学习单片机还有必要熟悉汇编吗？: [size=4][color=#006400]学习单片机还有必要熟悉汇编吗？[/color][/size][size=4][color=#006400][/color][/size][size=4][color=#000080]还是学好C就够了[/color][/size][size=4][color=#000080][/color][/size][size=4][color=#ff0000]来说; okhxyyo 单片机

滤波器的用途讲的最清楚的文章: 三类 Wi-Fi 滤波器浅析（上）中把滤波器的用途讲的太清楚了，下面来看一下吧。人们通常认为滤波器就是滤波器，但实际上有多种不同的滤波器可针对不同类型的用例解决不同的问题，并带来不同的收益当然，一般而言，其主要目的是提高数据通信的质量。滤波器解决的是噪声问题;更确切地说，是 RF 噪声或无线电噪声问题。如果您有一台老式的 FM 收音机，从一个频道拨到另一个频道时会听到中间噼里啪啦的噪声。现代 FM; alan000345 无线连接

求助：两个机器互相ping的问题！: 两个机器都是vxWorks。由于两个机器是网线直连，这就引入了一个问题。如果机器不开机则网卡没有激活，创建的socket会丢数据。所以甲机器写了一个ping程序，如果甲先开机则首先通过ping来判断乙是否已经开机，判断乙开机后才创建socket，从而保证通信质量。但现在发现一个非常奇怪的现象：甲相连其他的windows机器（不下5台），都可以实现上述意图。但就是连接乙，如果甲先开机，乙后开，则始终; fsadfsfsf 嵌入式系统

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中顶层测试Verilog模块

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多