时序逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

CW无法找到文件跟路径: [url="]图片[/url]MQX_PATH是正确的; a7458969 NXP MCU

PIC芯片复位原因不明: 最近搞了产品，芯片总是莫名其妙地复位，不是看门狗。是不是哪里配置不对了？; 742206806 stm32/stm8

飞思卡尔定时器TC值: 刚开始学习飞思卡尔的控制器，对其中定时器TC值有疑问：比如说我循环产生5ms的中断，即从0-1875计数，为第一个5ms当要产生第二个5ms时，TC值必须到1875+1875；还是我可以之前的TC值循环清零，到1875为5ms。另外，假如配置为输入捕捉脉冲时，读取TC值后能将其清零以便下次读取吗？谢谢！; 虚源草 NXP MCU

百万高清摄像机，你是如何理解的？: [b]认识误区：[/b]1. 带宽不够2. 硬盘占用太大3. 价格太贵4. 只是用来网络监控5. 使用麻烦[b]发展阻力：[/b]1. 摄像机系列更难以全面与系列化2. 后端录像设备开发难造价高; john_wang 工业自动化与控制

FREESCALE汽车电子方案: [i=s] 本帖最后由 besk 于 2014-3-25 12:23 编辑 [/i]FREESCALE汽车电子方案选型值得参考; besk 汽车电子

优化大功率 DC/DC 转换器的 EMC 和效率第 2 部分: 优化大功率 DC/DC 转换器的 EMC 和效率第 2 部分在第 1 部分中，我们讲解了如何选择正确的电容器种类、功率电感器、开关频率以及半导体对 DC/DC 开关控制器的效率至关重要，并展示了开发指定规格的降压升压转换器的任务的例子。我们还探讨了如何选择最佳的电容器和电感器来创建与转换器相匹配的滤波器，从而实现非常低的电感和紧凑的布局。在第 2 部分中，我们将会介绍电路板布局和 EMC 需要考; okhxyyo 电源技术

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 时序逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多