时序逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

设备上WINCE 环境下怎样实现URL 连接服务器: 在虚拟机上能够正常实现连接服务器取得文件；现在，在设备上，则提示“无法连接服务器”；代码：CInternetSession IS;CFile * pFile;CString sURL;sURL = (char *)strDataURL;sURL.MakeUpper();pFile=IS.OpenURL(sURL,1,INTERNET_FLAG_TRANSFER_BINARY ,_T("Acce; ljxh401 嵌入式系统

无锡矽太恒科电子有限公司 MX27 开发板或是核心板: 请问有使用无锡矽太恒科电子有限公司mx27开发板或是核心板的吗？希望交流一下。QQ：394238147; aluoqiang 嵌入式系统

高耐压PWM三端开关电源: lorant

ssd固态硬盘真的有网上吹嘘的那么厉害吗: 用mlc flash芯片能降低固态硬盘的成本，提高固态硬盘的速度，但同时也牺牲了相对的稳定性以及寿命。不过，在对数据安全要求不高的场合还是极力推荐使用的，因为实在是太爽了。FORDISK固态硬盘32GB售价540元，读速度150M/s[url=http://www.fordisk.com/products.htm][color=#800080]http://www.fordisk.com/prod; 牛之固态硬盘聊聊、笑笑、闹闹

元件封装，: 2.54脚距与2.50是一样的吗，有区别吗、，发现立创EDA的元件是2.50的，不知道能用不; 蓝莎莎 PCB设计

开关电源中电流检测电路的探讨: 开关电源中电流检测电路的探讨功率开关电路的电路拓扑分为电流模式控制和电压模式控制。电流模式控制具有动态反应快、补偿电路简化、增益带宽大、输出电感小、易于均流等优点，因而取得越来越广泛的应用。而在电流模式的控制电路中，需要准确、高效地测量电流值，故电流检测电路的实现就成为一个重要的问题。本文介绍了电流检测电路的实现方法，并探讨在电流检测中常遇见的电流互感器饱和、副边电流下垂的问题，最后用实验结果分析; wzt 电源技术

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 时序逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多