数字逻辑电路的构成-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

开关噪声-EMC: [i=s] 本帖最后由电容器于 2018-9-7 15:21 编辑 [/i][align=left][b]何谓EMC[/b][/align][align=left]EMC是Electromagnetic Compatibility（电磁兼容性）的缩写，在日语中多用“电磁两立性”或“电磁适合性”等字样来表达，可能还有其他一些表述方式。意为“不对其他设备产生电磁干扰，即使受到来自其他设备的电磁干扰; 电容器模拟与混合信号

关于单片机硬件抗干扰: 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？一、下面的一些系统要特别注意抗电磁干扰：1、微控制器时钟频率特别高，总线周期特别快的系统。2、系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。3、含微弱模拟信号电路以及高精度A/D变换电路的系统。二、为增加系统的抗电磁干扰能力采取如下措施：1、选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗; san0209 单片机

MSP430g2553.使ACLK输出到单片机外部怎么配置IO寄存器: 如题,求解释; xiaoyaoxiao 微控制器 MCU

求助：网页下载: 我在evc的模拟器上下载网页，编程中用到套接字，代码如下：WSADATAwsaData;if(WSAStartup(MAKEWORD(2,0),&wsaData)? ?LOBYTE(wsaData.wVersion)!=2)return;///创建SOCKET对象SOCKETsock=socket(AF_INET,SOCK_STREAM, IPPROTO_TCP); //ppe->p_protoi; tianhaijing 嵌入式系统

一起来拍砖 EasyFlash 类型转换插件的 API 方法: [i=s] 本帖最后由 armink 于 2015-12-16 19:09 编辑 [/i][url=https://github.com/armink/EasyFlash][b]EasyFlash[/b][/url] 马上1岁了，以前来EEWORLD次数少，最近也经常关注论坛，感觉坛子的气氛不错的，所以也多想跟大家一起分享、交流技术。也希望大家多多支持 EasyFlash ，一起来维护属于我们大家; armink 单片机

mos 管隔离驱动电路，如果驱动高压 MOS 管，我们需要采用变压器驱动的方式和集成的...: mos 管隔离驱动电路，如果驱动高压 MOS 管，我们需要采用变压器驱动的方式和集成的高边开关。这两个解决方案都有自己的优点和缺点，适合不同的应用。集成高边驱动器方案很方便，优点是电路板面积较小，缺点是有很大的导通和关断延迟。变压器耦合解决方案的优点是延迟非常低，可以在很高的压差下工作。常它需要更多，缺点是需要很多的元件并且对变压器的运行有比较深入的认识。变压器常见问题和与 MOS 管驱动相; btty038 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 数字逻辑电路的构成

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多