数字逻辑电路的构成-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

将两层板进行到底，搞起Cyclone III: [i=s] 本帖最后由 cruelfox 于 2017-12-16 23:46 编辑 [/i]我以前DIY过两个FPGA的板子，都是Altera Cyclone II的。几年前就买了的几片Cyclone III EP3C10一直没动，除了还没有DIY项目必须要用到它外，还有个原因是Cyclone III系列需要3组电压供给，在两层板上走线不太好弄。我也看到过别人在用两层PCB做的Cyclone I; cruelfox DIY/开源硬件专区

Zigbee定时唤醒接收网关信息: Zigbee终端设置为定时唤醒（5分钟），主动询问网关是否有指令。如果在休眠期间，后台有指令到达网关，而此时终端还是处于休眠状态无法接收信息，网关是不停的广播直到终端定时唤醒以后下发信息吗？; 家长不监护无线连接

wifi跳频问题: 请问wifi跳频是由软件协议操作完成的还是WIFI模块自己根据外界环境自己改变频道和发射功率?; arm86 嵌入式系统

非中断的按键模式: [i=s] 本帖最后由强仔00001 于 2015-6-10 00:25 编辑 [/i]:pleased::pleased:[font=宋体]上次分享到点亮板子的[/font]LED[font=宋体]，今天来点高级些的。用板子上的按键控制[/font]LED[font=宋体]的亮灭。现在这次是用非中断模式的方法，很简单粗暴的方法，就是直接检测[/font]IO[font=宋体]口的电平状态。当然; 强仔00001 微控制器 MCU

DSP开发100问【转帖】: 一、时钟和电源问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？答：时钟一般使用晶体，电源可用TI的配套电源。外接晶振用无源的好。问：TMS320LF2407的A/D转换精度保证措施。答：参考电源和模拟电源要求干净。问：系统调试时发现纹波太大，主要是哪方面的问题？答：如果是电源纹波大，加大电容滤波。问：请问我用5V供电的有源晶振为DSP提供时钟，是否可以将其用两; 新鲜老笔 DSP 与 ARM 处理器

手把手教你单片机试验程序: 手把手教你单片机试验程序; songbo 单片机

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 数字逻辑电路的构成

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多