课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    手写绘图板
    13年的手写绘图板题,哪位学长学姐能分享分程序给我,最近在做这题练手,在确定坐标和轨迹追踪上没有头绪。
    AlizaJoyous 电子竞赛
    msp430f5430,使用XT2,频率16MHz时, 系统时钟部分初始化参考程序
    #include "msp430x54x.h"void main(void){WDTCTL = WDTPW + WDTHOLD;// Stop watchdog timerP5SEL |= 0x0C;// Port select XT2UCSCTL6 = ~XT2OFF;// Enable XT2UCSCTL3 |= SELREF_2;// FLLref = REFO// Since LFXT1
    MrWang_ 微控制器 MCU
    问大家一个问题,请帮忙
    使用C# 2005开发WINCE下一个程序为什么焦点在按钮上,按回车键却不触发CLICK事件?如果通过消息来触发,SendMessage或PostMessage 该如何定义啊?const int WM_LBUTTONDOWN = 0x0201;const int WM_LBUTTONUP = 0x0202;[DllImport("user32.dll", CharSet = CharSet.Uni
    fantery 嵌入式系统
    STM32输出4-20MA或0-10V电路分享
    有可行性吗?
    常伴久久 ADI 工业技术
    U盘量产
    我有一8G的U盘,能识别,就是不能格式化!准备量产一下,可以不知道该选什么存储芯片,量产后最多就3.56G拆开发现主控芯片是MW6208,可是存储芯片上什么字也没有,只有用笔写的“3653”请问下,我该选什么存储芯片进行量产呀?高手帮忙啊~~
    qu27jump 嵌入式系统
    multisim仿真好慢……
    我用来仿真时序逻辑电路等好久……有什么办法设置仿真的速度没??
    yangliu 嵌入式系统

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved