开关逻辑应用举例及时延问题-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

调试AD我骄傲，发有见解我自豪。: 我是430小白，只求各位慷慨解囊帮帮我。boss让我这个月做出A/D和D/A调试，可是其它事情耽误了一些时间，马上就13年啦？？？！！买了力天的开发板和仿真器，f149的，求问，我该怎么么办啊！！！从哪步开始做？说的详细你骄傲，说的明白你自豪！; aihaiduo 微控制器 MCU

顺口溜: 波兰总统玩坠机，东方明珠遭雷劈，四月龙江鹅毛雪，西南五省不下雨。地震轰隆传千里，无辜矿工埋地底，世博耗资四千亿，偏偏没钱救灾区。; 凯哥聊聊、笑笑、闹闹

求Modelsim软件SE破解版本及license文件: 我一直在找这个软件，也下过很多次，可总是会出些毛病，导致安装不了，如下载的文件不齐全，或下载的解压不了。现在要急用，只能在论坛里求助各位大侠帮帮忙，把你们的Modelsim软件SE破解版本及license文件软件分享下，如果可以的话顺便也发下synplify完整软件，谢谢！; emnqsu FPGA/CPLD

用TMS570的CAN功能使用什么CAN芯片比较好？: 恳请各位指点~; Osiris0630 微控制器 MCU

2016年湖南省大学生电子设计大赛元件清单: 湖南省电子设计大赛元件清单大神们都来才一下题目啊; 宇飞天电子竞赛

功率电感参数问题: 功率电感中,Saturation Current和Heat RatingCurrent这两个参数该怎么理解？为什么典型值要比最大值的数值要大（如图）？; tj860922 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 开关逻辑应用举例及时延问题

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多