实例：用一位全加器组成4位全加器和指令译码电路的设计-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

请教高手帮忙啊！: 有谁有nRF401和AT89C2051的元件图啊！或者高手帮我画3个图啊！我今天才到图书馆借书学习！都快要答辩了，有谁可以帮我下！我QQ19353649或者给我这2个元件图！先谢谢了啦！; hesiwe PCB设计

元器件的命名规则: sdjntl PCB设计

2009年全国电子大赛最新专家组意见全: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:14 编辑 [/i]欢迎大家对下面东西上传资料和模块！！有事情可以联系我QQ646144780邮箱：[email=xiangfeng0518@126.com]xiangfeng0518@126.com[/email]通信类及相关技术(1)功能模块无线（有线）发送机模块（短波、超高频、红外、蓝牙、用途：无线通信、无线干扰、数据发; shuining 电子竞赛

一个关于卷积C程序的问题: [i=s] 本帖最后由 dontium 于 2015-1-23 13:29 编辑 [/i]请大家帮忙看看下面程序：#includemath.hint x[11]={0,10,20,30,40,50,40,30,20,10,0};int h[11]={50,50,50,50,50,50,50,50,50,50,50};int y[22]={0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,; dengshihong 模拟与混合信号

stm32 采集正弦波，三角波信号，如何判断输入的为何波形啊: stm32 采集正弦波，三角波信号，如何判断输入的为何波形啊; zhaoxiao2 stm32/stm8

小功率开关变压器设计: 小功率开关变压器设计资料; lorant 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用一位全加器组成4位全加器和指令译码电路的设计

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多