实例：用一位全加器组成4位全加器和指令译码电路的设计-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

谁能帮忙打开这个MSP-EXP432P401R_EagleCAD.brd文件，看看31脚P8。1连接那里的: 谁能帮忙打开这个MSP-EXP432P401R_EagleCAD.brd文件，看看31脚P8。1连接那里的; 蓝雨夜微控制器 MCU

学模拟+《运算放大器噪声优化手册》读书笔记 NO.6: [i=s] 本帖最后由 dontium 于 2015-1-23 11:11 编辑 [/i][align=left][size=4]第六章讲的是运放内部的噪声，介绍了一些基本的经验原则，使板级和系统级设计者深入接触运放集成电路设计。[/size][/align][align=left][size=4]最差噪声分析与设计中的5条经验原则：[/size][/align][align=left][size; dai277530706 模拟与混合信号

从华为基站看如何设计PCB板上的射频信号？: 一些群友经常问PCB上面的射频走线该怎么走？比如两层板的射频走线要不要控阻抗，射频信号能不能走内层，为什么板级天线要净空等等一系列问题，这里杨老师就综合来简析这一类问题，我们从华为基站的一个产品来看如何设计PCB板上的射频信号？这里估计很多人会首先冒出一个问题，啥是基站？为什么基站产品有很多射频信号？我们首先来看几张图片让大家知道基站产品基站即办公用移动通信基站是无线电台站的一种形式，是指在一定的; btty038 无线连接

关于放大器不受基本增益带宽积的电流反馈运放电路: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:01 编辑 [/i]电流反馈放大器不受基本增益带宽积的限制，随着信号幅度的增加，带宽的损失非常小。因为可以在最小失真的条件下对大信号进行调节，这些放大器在非常高的频率下通常都具有优异的线性度。而电压反馈放大器的带宽随着增益的增加降低，电流反馈放大器在很宽的增益范围上维持其大部分带宽不变。正因为如此，准确地说，电流反馈运放没有增; lingfengqing5 电子竞赛

《小梅哥FPGA设计思想与验证方法视频教程》打包分享，含每节课内容知识点详细介绍: [i=s] 本帖最后由小梅哥于 2016-3-20 16:22 编辑 [/i][font=微软雅黑][size=5]大家好，这里小梅哥将我们精心录制和编辑的FPGA学习系列教程——《小梅哥FPGA设计思想与验证方法视频教程》分享给大家。教程充分考虑0基础朋友的实际情况，手把手带领学习者分析思路、编写代码、仿真验证、板级调试。教语法，学仿真，一步一步，直到最后设计若干较为综合的逻辑系统。[/si; 小梅哥 FPGA/CPLD

放大器输入保护的利与弊: 当今的许多高速运算放大器都具有片上输入保护。在大多数情况下，这种保护对用户是透明的。但在某些应用中，这种保护可能是电路的致命弱点。本文讨论输入保护需求、实现及其潜在的缺点，本文还给出利用具有输入保护功能放大器的替代方案与电路方案。高速运算放大器的输入保护可以有多种形式，其中共模过压保护、静电放电(ESD)保护、输入差分对保护是一些常见的保护。共模过压保护主要限制输入电压，使之符合放大器的安全工作电; herosw 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用一位全加器组成4位全加器和指令译码电路的设计

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多