实例：用一位全加器组成4位全加器和指令译码电路的设计-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

步进电机输出波形问题: 电机：两线四线步进电机驱动芯片：DRV8812改变vref的来达到细分的目的，vref的波形[img=110,0]https://bbs.eeworld.com.cn/forum.php?mod=image&aid=208849&size=300x300&key=5589e9f05d993096&nocache=yes&type=fixnone[/img]没有挂电机时，PHASEA和MOTOR A; Asure1008 stm32/stm8

LPC1114 的定时器捕获中断总是出错: 用的是周公的模板，我用两个定时器分别进行上升沿和下降沿捕获，然后把前后两次的时间相减，得出高电平的时间，但是通过设置的flags和flags0发现进入两个定时器中断的次数不一样，问题出在哪里啊？[code]/************************************************************************************************; wheats NXP MCU

(急切求助)CE5.0下如何用Socket向Oracle数据库传数据来替代WebService？(在线等): 大家好啊，向大家请教个问题，从Oracle数据库读数据，或向数据库写资料时，如何使用Socket传输数据？现在是把读写数据库的SQL语句放在WebService的方法中；感觉第一次访问WebService大概6到8秒，第2次1秒不到(具体原因搞不清楚)；不太清楚通过Socket或ODBC方式是否可以加快速度？请对这块熟悉的朋友帮忙介绍下，谢谢。。。; dqlm016 嵌入式系统

eGalax TouchKit 添加到wince6.0里面: 有wince6.0 添加USB TOUCHKIT的吗？好像无法控制鼠标。画图就没问题。。有碰到过这样问题吗？; 490353119 嵌入式系统

哪位做过2410的PWM驱动？: 哪位做过2410的PWM驱动？发我一份啊（急需）！！！！; xinjinlei 嵌入式系统

定点算数运算有关数的定标: [size=4]数的定标[/size][size=4]在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。一个整型数的最大表示范围取决于DSP芯片所给定的字长，一般为16位或24位。显然，字长越长，所能表示的数的范围越大，精度也越高。如无特别说明，本书均以16位字长为例。[/size][size=4]DSP芯片的数以2的补码形式表示。每个16位数用一个符号位来表示数的正负，0; Jacktang DSP 与 ARM 处理器

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用一位全加器组成4位全加器和指令译码电路的设计

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多