课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    新书推荐:Programming with MicroPython
    [i=s] 本帖最后由 lcofjp 于 2017-10-10 12:48 编辑 [/i]不懂MicroPython,但是感觉这本书还不错,看到了一些眼熟的板子,目录截图:下载地址:[url]https://download.eeworld.com.cn/detail/lcofjp/565577[/url]
    lcofjp MicroPython开源版块
    MPS商城钜惠体验季】 开箱
    逛EE,正好发现eeworld和MPS合作推出了福利活动,果断参加。【下单全额返现,300元封顶】MPS商城电源设计好物安利,钜惠体验季! - 电源技术 - 电子工程世界-论坛 (eeworld.com.cn)在MPS上淘了一圈,选了这款MP3924。之后又相中了MP8008GV,可以和MP3924配合,做POE的供电和受电。MP8008 是一款集成 IEEE 802.3af/at 以太网供电受电
    sylar^z 电源技术
    电源电容的选择
    稳压块的输入和输出电容与实际电路的选择有什么关系呀?
    gongjl 电源技术
    HOHO,我们的51DIY——LC测量小工具完成咯!
    [media=ra,400,300,0][/media]同志们,这一周的规整帖,我很高兴地跟大家说,我已经把它做好咯!!上图以前,我先小小自曝一下糗事:之前我怀疑过晶振,怀疑过STC,怀疑过LM311......谁会想到,一切的一切,其实只是我的程序里有一个地方疏忽——因为我只是用定时器定时,我没打算开中断,故而我一时疏忽就没初始化TMOD,所以,所以,导致计数值乱七八糟,自然的显示的结果也就一塌
    辛昕 51单片机
    EP1C6的原理图第一次没成功,发到其他版面去了,PCB那里,去找吧!
    EP1C6的原理图第一次没成功,发到其他版面去了,PCB那里,去找吧
    liulong2007 FPGA/CPLD
    HCS12中断介绍
    从网上看到的一个介绍HCS12系列中断的ppt,转来
    bluehacker NXP MCU

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved