RAM和激励源的Verilog模块

本课程为精品课，您可以登录eeworld继续观看：
RAM和激励源的Verilog模块
登录

时长：9分37秒
日期：2015/04/13
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

quartus ii 11.1 提示unsupported family:Max ii: 在9.0下面编译正常的，但是在11.1下面编译就有问题了，我的11.1是安装在d盘的，同时我也安装了device，device也是安装在d盘的。quartus ii 11.1 提示unsupported family:Max ii求大神指点迷津，; xy598646744 FPGA/CPLD

分享lora通信技术的温湿度监控: 分享的这篇文章主要介绍了我使用市场上现有的lora集中器设备和lora节点终端设备，通过一系列操作配置采集温湿度传感器数据，然后在云端进行modbus协议解析，实时采集显示温度湿度数据，并提供报警服务的物联网应用过程。lora通讯技术是物联网通讯的重要组成部分，因其传输距离远，低功耗，低成本，频段免费，不受到运营商约束等特点受到广泛的应用。很多朋友可能觉得lora技术比较复杂，其实应用起来非常简单; Jacktang RF/无线

【GD32F350 都市青年家庭安防卫士】第十贴作品提交: [i=s] 本帖最后由传媒学子于 2018-10-14 12:10 编辑 [/i][align=center][size=5][color=#9932cc]【GD32F350 都市青年家庭安防卫士】第十贴作品提交[/color][/size][/align][align=center][align=center][size=4][b]2018年兆易创新GD32F350创新设计[/b][/s; 传媒学子 GD32 MCU

【技术白皮书】自举电路在HVIC中的运用和参数设计: Bootstrap Network Analysis: Focusing on the Integrated Bootstrap Functionality; 安_然模拟电子

招聘Wince开发人员，应用，BSP: 有梦想就有希望,地点深圳，待遇优。企业实力强！有意发邮件到pz_forever@126.com; ckuangling WindowsCE

【TI明星产品限时购】+AWR6843购买体验及开箱: [i=s] 本帖最后由 wangran_95 于 2020-12-24 11:11 编辑 [/i]首先，很高兴可以参加这个活动，感谢eeworld的优惠卷，原本将近1000的开发板真的700多就买到了。直接上图送货的速度很快，本来以为要进关很麻烦，没几天就有TI的工作人员就打电话问我有没有收到货，，，最重要的，我是学校这边的，报帐什么的太麻烦了，开发板的发票里商品类型是电子元件，真的太好了，终于证; wangran_95 TI技术论坛

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / RAM和激励源的Verilog模块

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多