全局时钟王和平衡树结构-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

NXP LPC1768宝马开发板第十六红外接收: [b]第十六章宝马[font=Times New Roman]1768[/font][font=宋体]——红外接收[/font][/b][align=left][backcolor=rgb(239, 245, 249)][color=#222222][backcolor=rgb(238, 238, 238)][font=sans-serif][color=#444444][size=5][colo; 旺宝电子 NXP MCU

请问，vxworks仿真器加载不成功，怎么回事？: 刚学不久，已经配置好了仿真之前的工作但是就是到开启仿真器这一步时，过不去不知道是怎么回事？请问各位高手，非常感谢！; williams 实时操作系统RTOS

通信距离与哪些因素相关？为什么模块通信距离和厂家宣传的不一样？: 现如今很多无线模块厂家都会提供一些样品给客户测试使用，但有些客户拿回去测试出来的距离并不理想，远远没有达到厂商测试的距离，这是为什么呢？下面本文就介绍一下在实际应用中影响无线模块通讯距离的因素以及如何确定实际距离。　　其实一般模块厂家在规格书宣传册上说的距离是空旷传输距离，模块厂商使用的环境比较纯净，障碍物、电磁干扰少，而客户一般使用的环境复杂，有各种各样的干扰，因此导致数据传输的丢包率上升，收不; 成都亿佰特 RF/无线

EEWORLD大学堂----微信自助售货机: 微信自助售货机：https://training.eeworld.com.cn/course/4391; nmg 单片机

【抢楼有礼】TI TMS320F28377S 入门经验大搜集！（已颁奖）: [size=5][color=#000080]颁奖链接：[url=https://bbs.eeworld.com.cn/thread-544651-1-1.html]颁奖：【抢楼有礼】TI TMS320F28377S 入门经验大搜集！[/url][/color][/size]群里一哥们，刚刚出校园，就被安排研究 TMS320F28377S ...坛子里不少人入了TMS320F28377S，不能让这; soso 微控制器 MCU

晒货+MIMXRT1010-EVK 秀一波: 估计楼主是国内最早一批拿到的rt1010，板载仿真器的版本好评。秀一波图; RCSN NXP MCU

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 全局时钟王和平衡树结构

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多