课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    DSP28335采样不到数据
    刚学习dsp,编写了一个AD程序。程序的意图是想通过CPU定时器0触发AD采样,通道为ADCINA0-2,每通道采三次,然后取平均。连接电路时将ADCLO与GND连一块接到干电池的负极,ADCINA连接电池负极。下面是我编写的采样程序,编译没有问题,就是观察不到电压AD0-AD2的变化,他们总是0。#include "DSP2833x_Project.h"int AD0=0,AD1=0,AD2=0
    qsj19921012 DSP 与 ARM 处理器
    串口通讯问题
    串口通讯时用3根线和用9根线有什么区别啊?希望高手指点
    jwj 嵌入式系统
    清华大学DMB-T传输方案白皮书
    好东西,别错过
    kasco 单片机
    关于网卡DMA的问题
    修改后的intel PCI-E千兆网卡直接将DMA到用户空间,测试了一下可以达到千兆线速。问题是如果CPU同时从该DMA缓冲区拷贝数据包到另一片内存区域时速度很慢,只有400Mbit/s。是不是CPU和网卡争用内存线造成的啊?网卡DMA到底是什么方式啊?请高人指点!!!!
    醉清风 嵌入式系统
    调音台图纸
    MACKIE_CR1604调音台.pdf
    cjx19840106 模拟电子
    这个电路的原理是什么
    我看到LM317的一个电路图,如下。R1两端1.25V,不接电池,R1和R2两端是7V左右。电流大概5mA.如果R3=1欧,它两端电压5mV,三极管不导通。似乎三极管没有用。接上电池似乎也一样。我知道,这个电路肯定没问题,只是想不通。我是菜鸟,请高手指教。谢谢!
    chen3bing 模拟电子

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved