实例：T触发器和计数器的实现及测试-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

TI C2000 TMS320F28335定时器配置: TMS320F28335的CPU Time有三个，分别为Timer0，Timer1，Timer2，其中Timer2是为操作系统DSP/BIOS保留的，当未移植操作系统时，可用来做普通的定时器。这三个定时器的中断信号分别为TINT0, TINT1, TINT2，分别对应于中断向量INT1，INT13，INT14。图1为定时器的结构框图，图中TIMH：TIM为计数寄存器，PRDH：PRD为周期寄存器，; Jacktang 微控制器 MCU

求TIVA M4上 12864 的程序谢谢给位大神了: 本人感觉延时有问题但是改了好久也没改过来求救大神; 睡觉之前单片机

参与HELPER2416开发板助学计划：分享第一弹: [font=宋体][color=rgb(68, 68, 68)][backcolor=rgb(255, 255, 255)][size=14px]参加活动之后没想到自己居然能够拿到一块，今天拿快递就迫不及待的开了，很激动。。因为板子等到了。[/size][/backcolor][/color][/font]正面下了显示屏的正面USB转串口线全家福：开机界面：[font=宋体][color=rgb(; 陌路绝途嵌入式系统

下载资源页来点醒目的当前积分提示: 下载资源时有个自己的积分提示，感觉比较好。貌似CSDN上就是这么弄的。; kinglenw 为我们提建议&公告

《DSP原理及应用》电子教案很有用的啊！: 《DSP原理及应用》电子教案直接用ＵＲＬ下载，以免下不了！！ＵＲＬhttp://www.cndzz.com/down/down_go.asp?id=13161no=1　不要点开网页！！！; fighting DSP 与 ARM 处理器

mtk7688之op mqtt应用篇: [i=s] 本帖最后由 wateras1 于 2018-3-29 16:42 编辑 [/i]mtk7688之op mqtt应用篇mtk7688本身就是一款路由器方案，不过我们也可以用来做物联网网关，虽然有点奢侈了（核心模块网上看了下五六十左右（FLASH 16M,DD 128M），价格还好，如果能做到三十块左右，那就完美了），不过做项目还是不错，毕竟上Linux,很多网络资源可以使用，性价比还是蛮; wateras1 无线连接

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：T触发器和计数器的实现及测试

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多