实例：用门级结构描述D触发器-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

wince 5中 dialog－based的APP 怎样实现窗口最小化？: wince control panel中的那些 applet都是 dialog based的app，但是可以通过tasbar来实现窗口隐藏我自己通过EVC 的app wizard做的一个dialog based app，点击taskbar上的task，不能实现dialog隐藏应该怎么做？; iorihu 嵌入式系统

元件封装尺寸汇总: [b]元件封装尺寸汇总[/b]; wh2008 单片机

【MSP430共享】MSP430用户指导和示例代码: MSP430之2系列用户指导和示例代码，这个就不多说了，官网资料，很经典，精华之作！！！[[i] 本帖最后由鑫海宝贝于 2011-10-12 09:38 编辑 [/i]]; 鑫海宝贝微控制器 MCU

32位低功耗MCU应用案例: [i=s] 本帖最后由 hardee 于 2018-8-13 16:02 编辑 [/i][color=#333333][color=#333333][font=微软雅黑]HC32L13X 系列是一款旨在延长便携式测量统的电池使用寿命超低功耗、宽电压工作范围MCU。集成12位1M sps高精度SARADC以及集成了比较器，运放，内置高性能PWM定时器，LCD显示，多路UART,SPI,IIC等丰富; hardee 单片机

基于P16F877A单片机的数字时钟设计: #include#includemain(){int a=1,b,z,h=1;int s1=0,s2=0,s3=0,s4=0;int n1=0,n2=0,n3=0,n4=0;int m1=0,m2=0,m3=0,m4=0;int LED1,LED2,LED3,LED4,RA1,t,time;static bit biaozhi=0;static bit mbz=0;ADCON1=0X06;TRIS; 烦恼烦恼很烦恼 Microchip MCU

【操作教程】ATG-2042功率信号源，一机双功能: 【操作教程】ATG-2042功率信号源，一机双功能; aigtekatdz 测试/测量

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用门级结构描述D触发器

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多