实例：用门级结构描述D触发器-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

人气日渐不行了啊: 最近比较忙一点，发觉隔了好几天了，居然没什么太多新帖和回帖。。。。各位都忙着世博呢？; shuangshumei 聊聊、笑笑、闹闹

那位高手能提供ADS1211的驱动源代码: 我利用三路通道采集数据,谁能提供ADS1211进行数据采集的源码,小弟在此谢过了.; wonter 嵌入式系统

哪位大神懂汽车CAN总线，有经验的Q我: 有一项目涉及到汽车CAN总线数据，有懂的大神速Q我，或电话18759212493，详聊！！; yaogong 汽车电子

wince 下音量调节问题: 问题1，我的wince5.0设备，系统启动声音，触摸屏点击屏幕声音以及自己播放音乐的声音都很大（控制面板中的音量为最大），可是在与通过TCP/IP方式连接的相应设备进行可视对讲时，对方基本听不到我的声音（偶尔能听到很小的声音），我基本能听到对方的声音，声音也不太大。请问各位高手，这可能是什么原因？是我这边应用程序发出音频流的音量小吗？可是我已经设置成最大值了啊？如下：if( (error=wave; lysk1229 嵌入式系统

你那里“限电”了吗？: 刚刚停了差不多10分钟的电，这是今年第一次没通知就停电了（每年的线路检修会提前通知）停电后想看看社区群有没有通知，然后在朋友圈看到了这个，这是要限电了？隐约记得在哪个新闻上听到过现在缺电是全球性的，但没听到具体原因是什么？你知道吗？你那里限电了吗？; eric_wang 聊聊、笑笑、闹闹

请教一个关于I/O口的问题: 带有中断的I/O口不够用怎么办？比如msp430f1121只有14个带中断的I/O,而我需要20个。谢谢！; 空档起步微控制器 MCU

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用门级结构描述D触发器

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多