组合逻辑举例（1）：:8位数据通路控制器-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

zigbee路由发现: [align=left][color=rgb(63, 63, 63)]路由表的内容：-目的节点地址-下一跳地址-链路质量[/color][/align][align=left][color=rgb(63, 63, 63)]zigbee路由发现过程：定义：发送方src，目的地destsrc广播一个路由请求报文（Route Request Packet）到所有相邻的节点，每个节点收到之后会继续广播这个; Jacktang 无线连接

EEWORLD大学堂----德州仪器工业周来了！立即报名!: 德州仪器工业周来了！立即报名!：https://training.eeworld.com.cn/course/4010; hi5 聊聊、笑笑、闹闹

应用程序通过以太网下载NK到FLASH？: 原先是PB通过以太网下载NK.bin到FLASH里面的，但是感觉很麻烦，每次都要启动PB。我想做一个应用程序通过以太网下载NK.bin到FLASH里面。注：EBOOT功能完整; zhangzh1981 嵌入式系统

附件A – TSP指令: 注释：以下列表提供了本文使用的TSP指令。这些指令可能无法在某种具体情况下使用，也不适用于所有情况。配置指令3700系列：channel.connectrule.指示系统中闭合与断开通道的连接规则。.channel.BREAK_BEFORE_MAKE或1在系统继电器中具有BBM连接.当连接规则设为channel.OFF时，指令处理将采用最佳连接规则。因此，同样的指令可能先用BBM连接，再用MBB连; Jack_ma 测试/测量

Hellofit体验报告: [i=s] 本帖最后由 fads 于 2014-8-11 10:20 编辑 [/i]前一阵子偶然获得一个叫做Hellofit的小型心电检测仪，点名时间上卖200多元。[url=http://www.demohour.com/projects/342432]http://www.demohour.com/projects/342432[/url]试验了一下。Hellofit作为一款可穿戴式心电健康保; fads 医疗电子

【资料共享】FPGA最小系统原理图和配套的LED流水灯程序: 最小系统原理图：LED流水灯测试程序：; dongdong100 FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 组合逻辑举例（1）：:8位数据通路控制器

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多