FPGA中数字系统的构成与组合逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

网上看的串口自发自收的代码有点疑问，感觉是小问题，帮看下: [font=宋体][size=12pt]（顶层模块）：[/size][/font][font=宋体][size=12pt]module my_uart_top(clk,rst_n,rs232_rx,rs232_tx);[/size][/font][font=宋体][size=12pt] [/size][/font][font=宋体][size=12pt]input clk;// 50MHz[/si; lixinsir FPGA/CPLD

怎么使没有网络的焊盘自动添加上网络: [table=98%,rgb(239,245,249)][tr][td][/td][/tr][/table][backcolor=rgb(255,255,255)]现在用的是AD10，直接在PCB中布线，两个焊盘一个焊盘有网络，另外一个焊盘没有网络，布线先从有网络的焊盘的拉出线连到没有网络的焊盘上，怎么才能使没有网络的焊盘自动加上有网络焊盘的网络？我知道有种方法就是点击焊盘，属性里添加网络，那样显; zhangdaijinqf PCB设计

基于RS232的分布式窗帘控制系统的设计与实现: 跪求基于RS232的分布式窗帘控制系统各个模块的电路图程序流程图控制为光敏控制手动控制自动控制定时控制还有本论文的相关资料谢谢！！！！！！; sds000 51单片机

【社招】首创证券招聘【半导体研究员】: 岗位描述：1、跟踪国内外半导体行业变化，研究产业链发展趋势，撰写研究报告；2、建立并维护国内外半导体产业链行业数据库；3、调研国内相关领域上市公司，跟踪相关公司经营数据，评估公司经营数据与行业变化对股票价格的影响，撰写公司研究报告；4、服务投资机构客户，以路演、电话会议等形式推介投资观点。任职要求：1、知名高校本科以上学历，半导体、电子等相关专业优先；2、有半导体产业链某个环节（例如设计、制造、设; eric_wang 求职招聘

2007年全国大学生电子设计竞赛仪表仪器类题目讨论专用帖: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:18 编辑 [/i]2007年全国大学生电子设计竞赛仪表仪器类题目讨论专用帖附题目; 破茧佼龙电子竞赛

ATMEGA169的引脚中断不起作用！强烈质疑ATMEGA169PA !: ATMEGA169的引脚中断不起作用！强烈质疑ATMEGA169PA ![[i] 本帖最后由 gh131413 于 2013-12-9 15:44 编辑 [/i]]; gh131413 Microchip MCU

开源项目推荐更多

使用 Microchip Technology 的 MIC2179BSM 的参考设计

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA中数字系统的构成与组合逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多