FPGA中数字系统的构成与组合逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

晒WEBENCH设计的过程+ACTEL FPGA电源设计: [font=黑体][size=5][color=Purple]设计要求[/color]：根据系统需求，要用到Actel 的ProASIC3系列FPGA做数据采集板卡，板卡供电为DC+12v±10%。而FPGA的IO供电为3.3v,核电压为1.5v。[color=Purple]设计思路：[/color]根据系统12V供电，先转换为3.3V,供IO和二次转换使用，1.5V可由3.3V降压转换得到。[c; 电子微创意模拟与混合信号

AC-DC变换模块: lorant

Freescale MC12311 SiP无线连接解决方案: [b]Freescale MC12311 SiP无线连接解决方案[size=4]Freescale公司的MC12311是高度[url=http://www.21eic.com/ic/74F524SC.html]集成[/url]高性价比的系统级封装(SiP)1GHz内无线节点解决方案,集成了FSK, GFSK, MSK或OOK调制的收发器和低功耗HCS08 8位9S08QE32 MCU, RF收发器; chezzy 嵌入式系统

CC2650共学活动入围名单！: 活动详情：[url=https://bbs.eeworld.com.cn/thread-470542-1-1.html]>>EEworld&TI 喊你来玩ble+zigbee+6lowpan！有芯片和PCB送！[/url]感谢大家的热情参与，但考虑到活动规模受限以及无线设计的复杂性，我们只能忍痛割爱，选择提交信息最详细，有一定无线基础的朋友参与到本次活动中来。其他没有入围的朋友也不用担心，活动将产; soso 无线连接

大家帮忙看一下，NE5532单电源电路: [i=s] 本帖最后由冷冷阿于 2017-4-5 15:09 编辑 [/i]这是我采用网上的2个单电源供电电路（都是将参考电压由地提到6v）。有几个问题要请教大家：1.那个47k的电阻（连接电源+12v与3号引脚的）有什么用啊？用试验箱搭出来测量发现加跟不加没什么区别？2.还有就是in ，out， 2号管脚，的电容发现采用0.1uf效果比较好，这是为什么？左图效果更好。; 冷冷阿电源技术

ZigBee模块固件下载技术: 最近在研究ZigBee技术，用的是REXENSE瑞瀛的ZigBee模块。找到一款瑞瀛的脱机固件下载板，无需连接电脑，只需通上电源就可以对模块进行大规模脱机下载，也可用于开发调试或批量组网测试，是可以提高十倍工作效率的下载神器！分享给各位希望对大家有帮助！; Maggic_Z 无线连接

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA中数字系统的构成与组合逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多