FPGA中数字系统的构成与组合逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

使用Platform Builder 5.0创建platfrom的问题: 好久没有来eeworld了，重新回到CE的阵营中，做手机。现有一个问题：使用PB定制platform时，在第三步是否可以同时选择两个BSP,如果现时选择Emulator和ARMV41？这样做，可以只定制一次platform，然后生成两个SDK：一个用于Emulator、一个用于开发板。; anyjun 嵌入式系统

ARM9嵌入式技术及嵌入式Linux高级实验教程(第八章): ARM9嵌入式技术及嵌入式Linux高级实验教程(第八章)嵌入式linux图形用户界面实验PART1; 黑衣人 Linux开发

【国民技术N32G430】测评~LED闪烁与按键开关LED/使用ADC采集NTC的值: [i=s] 本帖最后由 meiyao 于 2022-10-25 00:03 编辑 [/i]这个相信大部分都会编写；我这里就简单的描述一下我的方法与软件.视频和照片是国庆前拍的，可能会有点问题，操作不是很顺。1.先上原理图:PA1是与开发板上MCU11脚，PA7是与开发板上MCU17脚，PA9是与开发板上MCU30脚。NTC的原理图：连接是MCU的PB13 26脚，NTC是100K的，原理图是写的1; meiyao 国产芯片交流

易电源试用四测试总结: 易电源试用四测试总结前段时间工作比较忙，没有顾得上试用，马上试用要结束了紧急抽调了两天时间来做测试，终于赶到活动结束前基本做完了测试，总的感觉归纳为几点：一、易电源确实属于创新型的产品之一，目前来说很多方面已经领先凌特了，集成电感和二极管的IC目前好像是唯一的，电路简单了，以前一直有个感觉就是电源最好的是凌特，现在发现TI终于有领先凌特的产品了:loveliness:，唯一不足好像就是输出电压偏; fengzhang2002 模拟与混合信号

小信号: [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:19 编辑 [/i]感觉小信号每次都有，但好像每次不好琢磨，希望对小信号感兴趣的，能撇专栏探究，支持的举手。:); 学而时电子竞赛

BLE协议栈已经更新新版本啦: BLE协议栈已经更新新版本啦[font=arial][size=15px]Hi Wang,[/size][/font][font=arial][size=15px][size=11pt]N[table][tr][td][b][font=arial]Texas Instruments: Tools & Software - UPDATE NOTICE[/font][/b][/td][/tr][tr]; wangfuchong 无线连接

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA中数字系统的构成与组合逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多