课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    电路干扰问题?帮忙指点一下。。。。。。。。
    我的程序完成了。但只要上220伏电,单片受到冲激就会有死机的情况。但是我的问题是,死机后给单片再次上电,单片不能重新工作,我必须重新再下一次程序它才能正常工作。是不是冲击过程中单片机的某些状态位被改变了,还是外部引脚的状态被改变了也影响单片工作。困惑,...............
    clear1212 微控制器 MCU
    MSP430系列单片机IAR代码示例
    MSP430系列单片机IAR代码示例
    fish001 微控制器 MCU
    如何Hold住所有线性电源指标(三)
    负载调整率(电压和电流)负载调整率是测量负载变化时输出通道保持稳定的能力。参见图4。随着DUT阻抗变化,调节参数不会显著变化。当然,如果负载变化太大,调节参数可能在电压和电流之间变化,这取决于未调节参数的极限设置。假设电源未达到此交点,用作电压源时会保持较低的输出阻抗;用作电流源时会保持较高的输出阻抗。负载调整率可以用几种方法规定。例如,电压调整率可以表示为每安培电流的电压变化。但是,包括吉时利在
    Jack_ma 测试/测量
    乱玩BeagleBone3- 用SSH远程登录BeagleBone,甩掉串口线
    前两篇的时候有朋友问能不能不用串口操作,因为没有串口转线比较麻烦,当时没测试,下午头的半日闲尝试以下,可以用SSH网络操作,还很爽哦。先看看wiki的SSH介绍[align=left][color=rgb(0, 0, 0)][font=sans-serif][size=15px][b]Secure Shell[/b](缩写为[b]SSH[/b]),由[color=rgb(11, 0, 128)][
    shower.xu DSP 与 ARM 处理器
    请教STM32读取内部FLASH
    大家好,对于STM32我是一个新手,要向大家请教。有个项目要使用STM32,程序中有些数据要放在内部的FLASH中,这些数据在程序中要进行使用。网上看了些帖子,烧FLASH的例子较多,那该如何取那些存在FLASH中的数据呢?对这个应用,有使用STM32固件库的例子吗?
    bayasina stm32/stm8
    PADS中盲埋孔的设计
    静若幽兰 PCB设计

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved