logo 大学堂

Verilog HDL硬件描述语言高阶培训

FPGA Verilog HDL 硬件描述语言 共23课时 5小时13分14秒
简介

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

猜您喜欢

推荐帖子

针对无线基础设施的IF带通滤波器切换网络.pdf
都是最新资料
gaoyang9992006 ADI 工业技术
RSS,你们经常用么?
昨天在朋友的机子上上网,看到动不动就弹出RSS订阅,记得也就1、2年前吧,这个东西火得很,如今却显得平静如水。个中原因,咱不是专业人士,不敢乱说。但是,换个角度想想,如果各种各样的信息,重复的、无价值的铺面而来,谁还会每天费劲地收收发发呢。得益于网络,信息爆炸了,但是,也不知道是利大于弊?还是弊大于利?已然晕了
banana 无线连接
手机PCB数字地与模拟地
听一个行业从业多年的前辈说,现在做手机都是一个整GND,不知是否是这样
阿_呆lw PCB设计
看看我多年以前买的示波器
目前还能用,送的包包用坏了,探头用坏了,进过一次水,用电吹风吹干了水,还好还可以用,就是不知道精度有没有啥影响。
15298419 综合技术交流
加速度传感器大家用什么型号的?
参加比赛用的,大家都准备什么型号的加速度传感器呢?推荐一下。谢谢了!
jiyiche 传感器
Facebook创始人成最年轻亿万富翁
Facebook的创始人兼首席执行官(CEO)马克·扎克伯格,日前接受专访时表示,Facebook网站2008年不会上市,但上市依然是Facebook最有可能的选择。扎克伯格同时预计,截至2008年底,Facebook的用户可以达到2亿。报道称,扎克伯格已经成为全球最年轻的亿万富翁。   扎克伯格年仅23岁,与微软总裁比尔·盖茨一样,是一名哈佛大学辍学生。有报道说,扎克伯格的身家已经达到数十亿美元
maker 无线连接

讲师简介

夏宇闻

主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

推荐内容

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved