logo 大学堂

Verilog HDL硬件描述语言高阶培训

FPGA Verilog HDL 硬件描述语言 共23课时 5小时13分14秒
简介

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

猜您喜欢

推荐帖子

为什么小鸟站在高压线上不会被电死?
一直以来,我一直觉得小鸟在高压线上不会被电死,是因为小鸟的两个脚都在同一根电线上,两脚之间间距很小,可以认为此时小鸟两只脚之间是等电位,所以才不会被电死。但是有人说:[color=#000][font=helvetica, Arial, &quot][size=14px]小鸟身上的羽毛屏蔽了大量的电荷!所以沒电压及电流!首先高电压放电因为羽毛屏蔽效果!小鸟飞行过程中也产生静电电压,由于羽毛屏蔽作用
tiankai001 工业自动化与控制
DDR的电源分类
qin552011373 ADI 工业技术
我的电路板上的3.3v输出lm1117芯片,实际输出却是4.2v
要是小于3.3v还好理解,怎么就会大于3.3伏呢,而且我换了一个片子还是输出这么多,但是同样的1117芯片在另一块不同设计的电路板上输出是正常的。
chifeng0823 微控制器 MCU
vc2005开发的智能设备ocx,如何改造能在pc(x86)下的智能设备应用中开发使用? 我快要疯了 ,请高手详细指点
vc2005开发的智能设备ocx,如何改造能在pc(x86)下的智能设备应用中开发使用?我快要疯了 ,请高手详细指点
fs3328787 嵌入式系统
使用Nios II 9.1 SP1 SBTE的Flash Programmer的几点注意事项.[Nios II]
自从Altera公司推出Nios II9.1 Software Build Tools for Eclipse(简称Nios II 9.1 SBTE),许多新特性的引入,令众多使用者感到欣慰,尤其是在编译的速度上。但是Nios II 9.1 SBTE并不完美,譬如说无法调用用户自定义外设的HAL文件、无法使用Flash Programmer正常固化程序到EPCS。2010年2月27日,Altera
FPGA小牛 FPGA/CPLD
altium designer PCB出现类似飞线(不是飞线,飞线全部隐藏后还存在)的线条,删不掉
1、PCB中出现图示线条(类似飞线,但不是飞线,因为我把其他飞线全部隐藏还是存在);删除不了。2、ctrl + A全选,删除也删除不了;3、貌似是toplayer正面的线,单层显示在toplayer时 才有;
duyj PCB设计

讲师简介

夏宇闻

主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

推荐内容

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved