logo 大学堂

Verilog HDL硬件描述语言高阶培训

FPGA Verilog HDL 硬件描述语言 共23课时 5小时13分14秒
简介

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

猜您喜欢

推荐帖子

浅析电源模块噪声的产生原因和解决
[font=Arial, Helvetica, sans-serif][color=#000000][size=3.04px]在开关电源中,因为存在开关管和功率磁性元件等,会产生噪声源,最厉害的噪声一般来自DC-DC副边的整流和续流二极管。模块电源的噪声流动于内部和系统中,因此,在分析噪声的流动不要集中在一个地方,要综合原副边、各个单元电路和环境等方面来分析。[/size][/color][/fo
tgd343310381 电源技术
如何当一个好的程序员?
rt
flyactel 嵌入式系统
移植Linux内核至DSP平台方案研究
移植Linux内核至DSP平台方案研究
呱呱 DSP 与 ARM 处理器
【TI首届低功耗设计大赛】金刚狼——FR5969 LaunchPad来袭
一大清早收到快递电话确认地址信息,来到办公室不一会儿,顺丰快递就到了,话说也就顺丰能这么早送货了:lol闲话少说,上图正面照背面照开箱照近照,话说这个比MSP430G2553的LaunchPad大了一圈啊,并且只带了一块备用电池,外接了低频晶振上电照,上电后左侧红绿LED交替闪烁了一下,然后熄灭...看了一下设备管理器,果然有两个未知设备,看来需要安装新版的软件才能正常工作了先到这里,下面可以大干
tianshuihu 微控制器 MCU
那里可以弄到Office的WINCE版本?有没源码啊!
那里可以弄到Office的WINCE版本?有没源码啊!
fengjunmail 嵌入式系统
个人承接DSP及各种智能硬件设计
(1)20多年TI和ADI的DSP开发经验(2)多年智能硬件(智能仪表,智能控制,智能手机)设计经验。承接各种高端智能设备的电子设计。
besk 求职招聘

讲师简介

夏宇闻

主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved