顶层测试Verilog模块-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

Maker Faire Bay上的各种MSP430: 德仪的摊位各种各种launchpad的boosterpack现场还是非常热闹的这位老爹很有范哈哈，气氛很好是不是，电子爱好者的狂欢啊; wstt 微控制器 MCU

关于LCD显示的问题: 有一块百为的板子，上面有液晶屏。往板子上写入官方demo,或者是论坛上下载的LCD程序，屏幕上都只是白屏，没有显示东西。不知道原因啊！求助！可以再论坛上，或者加我的qq 57060401、、、小弟新手，但是急需用到LCD模块，在此谢过各位大神了; cyy0825 stm32/stm8

[转载].SDRAM学习笔记.[Memory]: 转自：http://www.52rd.com/Blog/Detail_RD.Blog_wangxg97_6873.html1.SDRAM的burst modeSDRAM是一种命令型动作的设备，就算读写资料只有一个也要先下命令才可以用，为了增加工作效率，就产生了一种传送一个命令，写多个数据的模式，这就是burst mode。burst mode是一种利用内部列地址发生器来工作的高速读写模式，只要设置; yuphone FPGA/CPLD

求助，serial KITL连接不上的问题！: 环境 PB5.0 + DNW按照手册向导生成nk.nb0文件，编译没有错误，下载nk.nb0文件到目标板的0x32001000地址，运行结果如下:Windows CE Kernel for ARM (Thumb Enabled) Built on Jun 24 2004 at 18:25:00ProcessorType=0920Revision=0sp_abt=ffff5000 sp_irq=ff; mynamezj 嵌入式系统

收一块闲置的MSP430FR5969 LAUNCHPAD: 有谁有闲置的，请速速回帖。; zca123 淘e淘

msp430f5529 MCP4725程序: //**************************************//I2C起始信号//**************************************void I2C_Start(){SDAOUT;//数据线设为输出方向SDA1;//拉高数据线SCL_OUT;//时钟线设为输出方向SCL1;//拉高时钟线delayus(5);//延时SDA0;//产生下降沿delayu; 灞波儿奔微控制器 MCU

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 顶层测试Verilog模块

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多