静态随机存储器(SRAM)-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

下载出错这个问题怎么破跪求大神解答: 用的是ccs6.1.1出现这个问题; riverZ 微控制器 MCU

wince的电源管理驱动: 看例代码已经有两个星期了，可是还是不知道怎么修改代码。欢迎大家进来讨论，有谁做过或者正在做电源管理的驱动呢?; zpslj 嵌入式系统

红外感应烘手器原理图器件清单: 红外感应烘手器可以根据红外感应的情况，使继电器作出相应反应，以使烘手电机启动或停止。红外感应烘手器主要由电源电路、红外发射电路、红外接收电路、继电器驱动电路组成。; saxmcu 51单片机

怎么用最低的功耗检测有没有220V输入呢？: 怎么用最低的功耗检测有没有220V输入呢？假设用光耦检测5V1MA，也就0.005W，但是如果用光耦检测220V1MA，那就得浪费0.2W左右的电，有没有什么低功耗的办法呢？; sky999 PCB设计

io端口lvbo: module xc609_in_lvbo(clk_in, pin_n,pin_n_lvbo);//inputclk_in,pin_n;output regpin_n_lvbo;reg[3:0] lvbo_cont;always @(posedge clk_in)beginlvbo_cont={lvbo_cont[2:0],pin_n};case(lvbo_cont)4'b1111: pin_n_l; gotofly21 FPGA/CPLD

uCOSII延时之疑: 今天忙了一天，终于把程序调通了，但是有一个问题还没弄明白，特请教。问题如下：1OSSemPend(EEpromSem,0,&errl);//申请信号量2delay(1000);//400us3EEpromStar();4EEpromCode(EEPROMREAD);5EEpromAdr(address);6for(adr=address;adr<address+len;adr++)7{8ptr[a; lixiaohai8211 实时操作系统RTOS

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 静态随机存储器(SRAM)

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多