有限状态机表示方法-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

红外接收头的相关疑问,牛人请指教!: 遥控是TC9012,它采用的38kHz的载波（一个载波周期35us）,载波占空比1/3,经过调制后发送波形是9ms的引导码（前4.5ms由载波构成，后4.5ms是载波关断）和33bit的数据构成。比特1是0.56ms的载波和1.69ms的载波关断构成，比特0是0.56ms的载波和0.565ms的载波关断构成。按照遥控的说明1帧数据就应该包含4500÷35 +33×560÷35=656个下降沿。接收; fly520 嵌入式系统

实验室经验谈----什么样的示波器适合你？: [table][tr][td][b]实验室，最常用的示波器，大家很熟悉了，但有谁知道示波器也有使用范围和使用方向的问题，比如数电，模电实验用的示波器常是低频的，在通信，高频实验室用的示波器才是频率很大的示波器，下面讲示波器的知识吧。[/b][b]什么样的示波器适合你？[/b][/td][/tr][tr][td]　　 [align=left]示波器自从问世以来，它一直是最重要、最常用的电子测试仪器之; 水牛测试/测量

David_Lee 我那个跑马灯程序要你如何优化??: 请全盘脱出好不??我晚上自己回味下,,,最好你写个完整的....麻烦; 硬制合金单片机

【讨论】关于MSP430的延时问题: 在做片选或是别的问题的时候遇到过延时问题。我用的是for (s=0;s50;s++); 或for (s=0;s50;s++)｛。。。。｝我想问的是这个时间间隔怎么　来算，不用定时器，就只是一个简单的时间延时谢谢！！; fld5566 微控制器 MCU

STM32F4使用MDK5更新最新版的ARM::CMSIS编译遇到问题: 新建一个工程，在Options for Target中的C/C++的Define中加入ARM_MATH_CM4 __FPU_PRESENT=1启用FPU然后使用arm_math.h库中的任何一个有关浮点运算的方法都会报下边的错误[code] arm_max_f32.o attributes are not compatible with the provided cpu and fpu attri; littleshrimp stm32/stm8

请问香主，stm32f103zet6一共有几路硬件PWM: wanghai8521 stm32/stm8

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 有限状态机表示方法

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多