时序逻辑设计要点-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

关于封装的一个问题: 上图是我买的一个开发板，第一个图是它给的0603的电容封装，我查了下0603的手册发现竖直那个尺寸是0.80.1，而它给的封装时0.8，我感觉是不是小了点，他是在工厂焊的，我想自己焊是不是要把封装改大一点？大家一般在尺寸上会留有多大的余量呢？; 乐乐老了 PCB设计

STM32芯片，当使用某个模块的功能时，除了设置时钟或其他参数，有没有需要设置电源的: STM32芯片，当使用某个模块的功能时，除了设置时钟或其他参数，有没有需要设置电源的; 深圳小花 stm32/stm8

PCB单面板: 哪位做过PCB单面板,可以传授一些经验吗,我现在做一个电子镇流器PCB单面板,160*16MM,很窄,布线不好布; mingfeng2116 PCB设计

PyBoard: PyBoad是为MyPython开发和构建的第一个设备。它可以从MyPython网站购买。达米安和Viktoriya的公司可以把原型板海运到世界任何地方。原来的PyBoard大约有一张大邮票的大小。该板通过微型USB电缆连接到您的PC。此连接提供了与设备交互的两种方式：作为USB闪存驱动器和基于串行的Python RePL 。也许对于微Python来说，最常见的问题是错误的微型USB电缆。有两种类; 陈韶华 MicroPython开源版块

关于XH2.54系列的继电器: 请问XH2.54-2A继电器(其中的2是否是2个管脚的意思？)的管脚分布和工作原理是怎么样的？XH2.54系列的其他继电器如XH2.54-3A，XH2.54-6A的管脚分布及工作原理是否类似？; safeandc 嵌入式系统

beaglebone心得三：也谈开发环境安装: 其实坛友：fengzhang2002已经说得非常清楚了。[url=https://bbs.eeworld.com.cn/thread-349240-1-1.html]https://bbs.eeworld.com.cn/thread-349240-1-1.html[/url]我在这里说下我的经验：主要两条一：一定要先对版本，我第一个次不是同fengzhang2002一样的版本，只有黑板白字那种。我; ddllxxrr DSP 与 ARM 处理器

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 时序逻辑设计要点

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多