模块的种类和用途-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

CCSv5 新手求救: 我想用CCS v5debug一个软件自带的例程。。由于本人以前没有接触过这类软件。。所以请各位帮忙看看我哪里做的不对首先选择所连接的板子然后选择所建立的工程build就是那个小锤子最后debug但是在我 build 之后软件就给出来24条警告并且无法debug具体情况如图这是怎么一回事啊？？软件自带的例程应该不会有错啊？？是不是我哪里操作不对？？; 1157421908 微控制器 MCU

关于双向TVS管SMBJ30CA短路失效的原因: TVS是放在接插件旁边，电压是24V，电路的最大电流10A，现在是TVS短路失效，保险丝烧断，想问一下可能是什么原因导致的; TANGHONGXI 电源技术

请问图中L1和C1，C2是不是组成的π型滤波电路: 具体什么用途？在L1上原电路图标注的约0.8A又是什么意思？不是已经整流桥整流过，前面电解电容也滤过了嘛; 西里古1992 模拟电子

如何发表新主题: [color=#0000ff]1）进入自己喜欢的版块，在版块右上角可以看到“新帖”字样，如图所示[/color][color=#0000ff]2）点击“新帖”字样，出现编辑界面，如图所示[/color][color=#0000ff][/color][color=#0000ff]3）在标题栏的下来菜单中选择主题分类，然后在内容框输入要发表的内容，完成之后在左下角找到“发表话题”字样，如图所示，点击即; 小娜为我们提建议&公告

MSP430FR5994 硬件SPI异常: MSP430FR5994 通过SPI与存储芯片通信。SPI采用硬件SPI ,配置为3线主模式，SPI时钟配置为8MHz，程序运行的过程中出现寄存器UCBxIFG中的UCTXIFG发送缓存空标志位和UCRXIFG接收标志位都不置位。请问有遇到这种情况的吗？; 51zhy 微控制器 MCU

功率放大器都可以应用在哪些领域？: 你知道功率放大器都有哪些应用领域吗？; aigtekatdz 测试/测量

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 模块的种类和用途

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多