课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    用户评论

    chenyy
    目录
    FPGA中数字系统的构成与组合逻辑设计要点
    时序逻辑设计要点
    模块的种类和用途
    为什么Verilog能支持大型设计
    RAM和激励源的Verilog模块
    如何在Quartus II中调用RAM
    顶层测试Verilog模块
    数字逻辑电路的构成
    组合逻辑举例(1)::8位数据通路控制器
    组合逻辑举例(2):一个8 bit三态数据通路控制器
    开关逻辑应用举例及时延问题
    静态随机存储器(SRAM)
    为什么要设计有限状态机(1)
    有限状态机表示方法
    全局时钟王和平衡树结构
    避免冒险竞争和流水线
    实例:用门级结构描述D触发器
    实例:T触发器和计数器的实现及测试
    实例:用一位全加器组成4位全加器和指令译码电路的设计
    实例:指令译码电路的测试
    FPGA设计中不同抽象级别HDL模型


    2015年06月02日 16:29:42回复|()
    chenyy
    真的说的很详细,大家看了给留言哦,欢迎交流技术问题
    2015年06月02日 16:28:04回复|()
    chenyy
    夏宇闻老师一出,KO所有硬件描述语言专家
    2015年04月22日 14:59:55回复|()

    猜您喜欢

    推荐帖子

    wince+2440驱动320*240 fstn 液晶问题。
    经过几天的资料查找。我得出,wince可以驱动320*240 stn液晶。2440的lcd控制器也可以驱动320*240的stn(支持黑白,4级,16级灰度)但是,我查到的所有显示驱动都是基于TFT液晶的。我想问一下如果我改成STN液晶,GPE类中的函数(除去与硬件相关的)是不是还要重写,能不能借用TFT中的函数。另外关于STN显示屏的时序图,我没看懂。根据液晶的datasheet中的时序图不能得
    seasonings 嵌入式系统
    什么是上拉电阻?什么是下拉电阻?
    上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。二、上拉电阻及下拉电阻作用:1、提高電壓准位:a.当TTL电路驱动COMS电路时,如果TTL电路输出
    ESD技术咨询 综合技术交流
    [电源总动员!……]体验易电源评价
    [color=blue]没参加前期的易电源活动,这回通过游戏和看资料,对易电源有了进一步认识,总体而言,有两点:1。小巧:这正是纳米的含义,本身控制器的体积已经做得很小很小了,当然,大电流的电源模块例外,那个没办法,不过相对来说,也不错了。2。易设计:这是这个系列产品的顾名思义的特色,这个我想得益于芯片的高度集成和友好易用的PC端设计工具软件,这是TI或者国半工程师智慧和经验的结晶。其实游戏很简单
    wojiaomt 模拟与混合信号
    raw-os升级到1.055版本
    raw-os已经升级到1.055版本,修复了可能存在的raw_event.c 的bug.具体的变动请参考仓库变动:[url]https://github.com/jorya/raw-os/[/url]需要注意的是此bug同样存在于最新的ucos 3 版本os_flag模块中。
    jorya_txj 嵌入式系统
    引脚浮空却还往外输出电压?
    单片机为STM32F103ZET6,在把PA15(ADC管脚)当做普通IO使用时将其设为浮空,但是此时PA15会有3.3V向外输出,这是为什么?
    轩辕默殇 stm32/stm8
    【环境专家之智能手表】Part11:手表绑定与解绑
    1.介绍首先第一步需要做手机与APP的绑定,其实主要是绑定手表,不让手表与其他用户进行连接,如果任何一个用户都可以连接手表的话,那肯定是不行的,所以需要有一个绑定与解绑的功能作为软连接的第一道门槛,只有绑定或校验成功之后,才能进行数据交互,否则不能进行数据交互,所以我就先实现该功能。2.下位机设计首先定义协议,目前只定义绑定和解绑的协议,后续设置名字,获取历史数据等协议等到后面开发的时候再进行设计
    w494143467 物联网大赛方案集锦

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved