FPGA设计中不同抽象级别HDL模型-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

Hercules DIY 第九周（Sur）: [flash]http://www.tudou.com/v/R5KrxTBAmCg/&resourceId=0_04_02_99&tid=0/v.swf[/flash]键盘第一行：轿厢里面的按键 1，2，3，4键盘第二行：轿厢里面的按键 5，6，7，一（一层外部召唤按钮）键盘第三行：外部召唤按钮二（上），三（上），四（上），五（上）键盘第四行：外部召唤按钮二（下），三（下），四（下），五（下）; Sur 微控制器 MCU

求助：未来电源的发展趋势是什么？: [font=宋体][size=16pt]未来电源的发展趋势是什么？[/size][/font]; lvhaiying 电源技术

CCS或IAR中，中断服务函数可以写在main.c以外的.c文件中吗: 这两天写一个程序，由于与TA相关代码比较长，就直接写了一个timer.c放相关的函数代码，其中就包括中断服务函数。结果发现程序可编译下载，但中断函数却不起作用了。后来把这个函数放到main.c里就可以正确运行了。我记得中断函数是不做extern声明的，那放在main.c以外的中断函数该如何使用呢？; Kaaaa 微控制器 MCU

超再生接收和ASK发射电路原理: huang0909 无线连接

不中标‘老板’生气，中了标‘老板娘’生气，电表厂商伤不起啊！: 不中标‘老板’生气，中了标‘老板娘’（采购和财务）生气，现在民营电表厂真是难啊！国家电网集采的单相表价格在120~130元人民币左右，而单相表的物料成本就达到了105~115元人民币左右，再加上经营成本。。。。。。降低物料成本势在必行，大头MCU是没啥机会了，日系厂商几乎形成了垄断，国产也没有给力的型号。出路还是在计量芯片上，目前在和一家深圳芯海科技公司接触，试用了他们的CSE7780，精度和性; frankuly 综合技术交流

新人报道。LED照明电子设计朋友一起学习交流下: 新加入了电子工程师世界论坛以后跟大家一起学习下，我是做LED照明电子设计的。; LED-W stm32/stm8

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中不同抽象级别HDL模型

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多