FPGA设计中不同抽象级别HDL模型-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

猜您喜欢

推荐帖子

基于汽车诊断仪: jacklliuto ARM技术

at89c51单片机多机通信问题，怎么通信不了呢，请高手帮忙看看，谢谢: 主机程序#include#include#define BUF_MAX_LEN 3#define ADDR_ACK 0x1A#define DATA_ACK 0x2Aunsigned char send_buf[BUF_MAX_LEN];void serial_init(void);void send_addrframe( unsigned char addr );void send_data_f; id0327 51单片机

模拟电路的九段之分-您在第几段？: 一段你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice是一个非常; qwqwqw2088 模拟与混合信号

菜鸟级的问题:ARM 串口驱动: 我其实没什么基础,但是由于找工作,才开始接触嵌入式现在公司让我学ARM,我连单片机还没搞清楚呢,我郁闷啊现在我用了AT91RM9200写串口驱动,其实是看驱动(我有),但是我都不明白1,AT91F_PIO_CfgPeriph(),AT91F_PMC_EnablePeriphClock(),......这些函数是不是库文件里的,我在工程里都找不到..2,这些函数的参数是什么,哪里可以看到使用说明啊3; wacrt ARM技术

MSP430F149,IAR,ADC采样之后对太阳点光源进行跟踪: [size=6]MSP430F149,IAR,ADC采样之后对太阳点光源进行跟踪[/size][size=6][/size]; fish001 微控制器 MCU

问一下，STR的总代是谁？: 是力源吗？STR715我找力源在北京的专买店、微芯力科都没有现货。市场做成这样，产品再好也没有用啊。从哪可以买到现货，也就几片。; lalaniu stm32/stm8

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / FPGA设计中不同抽象级别HDL模型

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多