组合逻辑举例（2）：一个8 bit三态数据通路控制器-Verilog HDL硬件描述语言高阶培训 -EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

猜您喜欢

推荐帖子

为什么有的驱动安装完后会在任务栏显示删除硬件？: 就像U盘驱动那样？而有些就不会显示，关键是在哪里呢？; 916114 嵌入式系统

最新gerber 标准早知道: [p=26, null, left][color=rgb(0, 0, 0)]Gerber文件，在电子组装行业又称为模版文件（stencil data）,在PCB制造业又称为光绘文件。可以说Gerber文件是电子组装业中最通用最广泛的文件格式。因此对于一个电子生产企业，拥有一个能够处理Gerber文件的电脑辅助制造CAM软件是非常重要的，它对安排产品生产的准备、制造及测试各工序都有辅助提高质量的作用; ohahaha PCB设计

wince上电自启动，如何不出现桌面，直接出现我的程序界面？: 我现在用注册表的方式，让我的程序（窗口程序）在gwes，explore之后启动。这样会先出现桌面2，3秒再出现我的程序。如果希望不出现桌面，要怎么做。; amingaru 嵌入式系统

电压跟随器的作用有哪些？: 在百度百科中看到电压跟随器的其中一个好处是，提高了输入阻抗，这样，输入电容的容量可以大幅度减小，为应用高品质的电容提供了前提保证。为什么可以说：输入电容的容量可以大幅度减小？小弟初入模拟电子的世界，还请各位帮忙解释一下，非常感激。; taokwf 模拟电子

各种MSP430板电路图-----MSP430硬件设计: dontium 微控制器 MCU

【FPGA开源教程连载】第十一章串口发送模块设计与验证: [align=center][color=#000][size=15px][b][size=6]串口发送模块设计与验证[/size][/b][/size][/color][/align][align=center][color=#000][size=15px][b][size=6][/size][/b][/size][/color][/align][align=center][color=#000; 芯航线跑堂 FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 组合逻辑举例（2）：一个8 bit三态数据通路控制器

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多