实例：用门级结构描述D触发器

时长：20分51秒
日期：2015/05/20
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

求几套单片机试题和答案: 我土木的学校还让学单片机..服了求几套题目要有答案最好试题库的过几天考试了  谢谢啦...; xgl_1982 嵌入式系统

花式玩转网络摄像头之TCP上位机软件实现: 花式玩转网络摄像头之TCP上位机软件实现，高端大气上档次，速度2MB/S，华丽丽的界面效果作者：eric2013 说明： 1、例子是两年前做的，一直没有顾上整理出来，今天特地整理出来，开源出来给大家玩。 2、上位机是emWin模拟器开发的，大家估计很难猜到，所以你会emWin话的，就可以轻松制作上位机。做些通信和控制类上位机，比使用C#之类的方便程度一点不差，而且你仅会C语言...; ohahaha 嵌入式系统

谁知道手机的短信记录、通话记录等，是用什么格式保存的吗？: 想在一个设备实现保存历史数据的功能，类似于pc机上的数据库，不知道用什么格式存放好。谁知道手机的短信记录、通话记录等，是用什么格式保存的吗？是自定义的二进制文件？是纯文本文件？是foxpro格式文件？是嵌入式数据库？...; lixiqin12345 嵌入式系统

如何用单片机做USB 接口的显示器?: 主机是8051单片机，要求使用USB 连接一个显示器显示器可以是LED 也可以是液晶的！请问一下现在有没有这样的技术？有做过的指导一下！...; wacrt 嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 实例：用门级结构描述D触发器

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多