开关逻辑应用举例及时延问题

时长：6分35秒
日期：2015/04/20
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

小弟为毕业设计向各位大虾请教谢谢指教:   小弟是大四的学生，今年的毕业设计课题就是利用单片机的多功能电子钟，是基于51/52系列的单片机，想过来请教高手怎么设计一个比较好的新颖的电子钟，我在网上也搜了不少相关的但是都是老套的东西，因为我的知道老师说我的找个设计比较简单，如果答辩的话不是优就是差，没有及格这一说所以我想搞个比较新颖的又包含基本的时分秒月日年  闹钟之类的功能，外形也也好点...; socvince 嵌入式系统

武汉(或北京)诚聘嵌入式和硬件开发工程师: 职位要求： 1.   有1年以上开发   51   系列单片机或   ARM7   系统完整产品经验； 2.   熟练掌握汇编语言、C语言，能够完成高性能、可扩展、稳定的模块设计与开发； 3.   具有模拟、数字电路设计能力，善于布板，广泛熟悉...; polly870525 嵌入式系统

北京：测试工程师: （北京） 1、测试工程师 1.Bachelor degree or equivalent course in Software/Electronics/Automation control 2.Above 1 or 2 years of working experience,experience in a multi-cultural environment would be an adva...; nlinger 嵌入式系统

8.Net工作流：开源架构 E8.HelpDesk：服务台管理: E8.Net工作流开发架构，快速开发实施软件项目：   E8.Net工作流是国内商业流程管理（BPM）领域在.Net平台上的领先产品，是快速搭建流程管理自动化解决方案的IT技术平台，也是实施企业应用集成（EAI）的优秀工具。有支持15000用户稳定可靠的成功案例，符合WfMC国际标准，提供源码级工作流应用开发框架。   详情请访问 http:/...; 竹子嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 开关逻辑应用举例及时延问题

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多