课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    COSMIC中如何调整整数高低字节读取顺序?
    以前在IAR 下 编译 AVR的程序是低字节在前,高字在后。在COSMIC下 变成了,高字节在前,低字节在后。这样通讯时,上位机的又得改。在STVD 下可否设置 为 低字节在前,高字节在后?
    ufo2007 stm32/stm8
    JTAG口当I/O用后,下载不进程序了。。
    JTAG 口当I/O 用后,用仿真器下载不进程序了。。识别不了设置,No Cortex-M Device found in JTAG Chain咋整的呀。?大家遇到过吗》?
    tigerlikes stm32/stm8
    烧写wince以及wince上游戏开发问题
    针对我们目前的项目,我想问以下问题:1.我们用的实验箱是PXA270,ARM10,在烧写内核时先格式化FLASH。但是同先前情况相同的是,按下实验箱上的reset重启后,出现以下错误:INFO: Loading image from Boot Media to RAM (address=0x80100000, length=0x1785604, launch address=0x80101000)
    lijun321 嵌入式系统
    请教高手模电知识
    问题:请各位高手帮忙具体分析一下,这两个电路输入端的接法是怎样起到保护作用的?
    whwshiyuan1984 模拟电子
    请教测温问题
    我请教个简单的数学问题,我用温度传感器测得的温度和实际温度有一点偏差,比如采样后,标准温度是50度,我测的是50.2度;标准温度是70度,我测的是69.8度;标准温度是100度,我测的温度是100.3度。那么我最后显示温度的话,结果应该是多少呢?这个温度偏差怎么计算,有谁能总结个公式什么的,多谢多谢。
    helly0917 微控制器 MCU
    板子与箱子?
    我在学习arm开发,一直在用实验室的实验箱做实验(Magicarm-2410)总感觉没有收获,许多东西都是知其然,不知所以然……(所有的实验几乎固化了)想问问如果用实际的板子做实验,是不是更有效呢?
    汪园园 嵌入式系统

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved