课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

推荐帖子

jlink连上2440说找不到设备
网上买来的JLINK V8仿真器和mini2440连好了,去SEGGER的网站下载了驱动,装好,打开JLINK.exe显示下面这图,是我哪里没弄好还是产品问题? 这是JLINK和2440连接用的转接板,上面没有标识正反,我是看JLINK上面的灯是红的就反过来插,到绿为止。 会不会有问题呢? ...
酒壶 嵌入式系统
100分:最新的新手请教最基础的问题
大家好,刚刚接触WINCE,什么都不懂,现请教几个问题: 我使用一个软件(西门子WinCC flexible)来开发监控程序,然后下载到触摸屏(MP370)上。下载程序的功能是WinCC flexible自身提供的。 在触摸屏上运行的是windows se 3.1英文系统。触摸屏提供了RS232、RS485、USB、网卡等接口。 在WinCC flexible里面可以使用VBS脚本。 1、...
jer 嵌入式系统
物联网讨论
来自EEWORLD合作群49900581 群主:wangkj 我现在想开源推广这个东西 你运行服务器后, 就能连接硬件到这个服务器上 我可以给你源代码 然后就可以通过web界面控制它 程序见七楼...
sinanjj 嵌入式系统
初学者的必须掌握的几个梯形图
1。启动、保持、停止电路 x1 x2|--||---|/|-----(y1)| || y1 ||--||-| 2.三相异步电机正反转控制电路|| x0 x2 x1 y1|--||--------|/|------|/|-------|/|-------(y0) 正转| || y0 ||--||------|| x1 x2 x0 y0|--||--------|/|...
锐特0086 嵌入式系统

推荐文章

FPGA厂商安路科技拟A股IPO 已获士兰微/深创投等战略投资 2021年01月22日
,安路科技于2015年4月获得中信资本投资,2015年,安路科技获得杭州士兰微集团和深圳创维集团联合投资;在2017年C轮融资中,其获得中国电子信息产业集团华大半导体有限公司和上海科技创业投资有限公司战略投资,以加快国产FPGA对于国外进口FPGA的替换和升级。2019年,安路科技获得深圳市创新投资集团有限公司、苏州厚载成长投资管理合伙企业(有限合伙)等战略投资,并将融资资金用于上海...
选择合适的工具——轻松玩转AI 2021年01月21日
启动人工智能应用从来没有像现在这样容易!受益于像Xilinx Zynq UltraScale+ MPSoC 这样的FPGA,AI现在也可以离线使用或在边缘部署、使用。瑞苏盈科核心板模块结合Vitis AI开发工具给用户提供了便利工具,可用于开发和部署用于实时推理的机器学习应用,因此将AI集成到应用中变得轻而易举。图像检测或分类、模式或语音识别推动了制造业、医疗、汽车和金融服务...
Abaco推出VP831板卡,采用Zynq Ultrascale+ 2021年01月21日
Abaco Systems日前推出下一代FPGA板卡VP831,这是3U VPX FPGA板卡,具有100G以太网,其设计符合传感器开放系统架构(SOSA)技术标准。以更低的功率和尺寸提供了更大的带宽和增强的处理能力,可以在最恶劣的环境中执行。通过对包括Zynq Ultrascale+片上系统中的嵌入式Arm内核在内的基础技术的升级,可降低功耗,尺寸和成本,并实现先进的安全性...
基于FPGA的核物理实验定标器的设计与实现 2021年01月21日
简介:介绍使用现代EDA手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理。本文给出详细新定标器设计原理图和FPGA具体设计方案。定标器在大学实验中有很广泛的应用,其中近代物理实验中的核物理实验里就有2个实验(G...

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved