为什么Verilog能支持大型设计

时长：13分5秒
日期：2015/04/13
收藏视频
分享

上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一：用门级结构描述D触发器；示例二：编写测试模块通过仿真检查设计正确与否；
示例三：由已设计的模块来构成高一级的模块；示例四：带异步复位端的D触发器。
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型：系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓

换一批猜你喜欢

推荐帖子

jlink连上2440说找不到设备: 网上买来的JLINK V8仿真器和mini2440连好了，去SEGGER的网站下载了驱动，装好，打开JLINK.exe显示下面这图，是我哪里没弄好还是产品问题？这是JLINK和2440连接用的转接板，上面没有标识正反，我是看JLINK上面的灯是红的就反过来插，到绿为止。会不会有问题呢？ ...; 酒壶嵌入式系统

100分:最新的新手请教最基础的问题: 大家好,刚刚接触WINCE,什么都不懂,现请教几个问题: 我使用一个软件(西门子WinCC flexible)来开发监控程序,然后下载到触摸屏（MP370）上。下载程序的功能是WinCC flexible自身提供的。在触摸屏上运行的是windows se 3.1英文系统。触摸屏提供了RS232、RS485、USB、网卡等接口。在WinCC flexible里面可以使用VBS脚本。 1、...; jer 嵌入式系统

物联网讨论: 来自EEWORLD合作群49900581 群主：wangkj 我现在想开源推广这个东西你运行服务器后, 就能连接硬件到这个服务器上我可以给你源代码然后就可以通过web界面控制它程序见七楼...; sinanjj 嵌入式系统

初学者的必须掌握的几个梯形图: 1。启动、保持、停止电路 x1 x2|--||---|/|-----(y1)| || y1 ||--||-| 2.三相异步电机正反转控制电路|| x0 x2 x1 y1|--||--------|/|------|/|-------|/|-------(y0) 正转| || y0 ||--||------|| x1 x2 x0 y0|--||--------|/|...; 锐特0086 嵌入式系统

用户评论

: chenyy; 目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例（1）：:8位数据通路控制器
组合逻辑举例（2）：一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例：用门级结构描述D触发器
实例：T触发器和计数器的实现及测试
实例：用一位全加器组成4位全加器和指令译码电路的设计
实例：指令译码电路的测试
FPGA设计中不同抽象级别HDL模型; 2015年06月02日 16:29:42回复|顶()

: chenyy; 真的说的很详细，大家看了给留言哦，欢迎交流技术问题; 2015年06月02日 16:28:04回复|顶()

: chenyy; 夏宇闻老师一出，KO所有硬件描述语言专家; 2015年04月22日 14:59:55回复|顶()

大学堂

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言高阶培训 / 为什么Verilog能支持大型设计

换一批猜你喜欢

用户评论

推荐视频更多

相关下载更多