课程介绍
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
示例一:用门级结构描述D触发器;示例二:编写测试模块通过仿真检查设计正确与否;
示例三:由已设计的模块来构成高一级的模块;示例四:带异步复位端的D触发器。
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型:系统级、算法级、寄存器传输级、门级、开关级
时序逻辑设计要点
FPGA设计中顶层测试Verilog模块

显示全部 ↓
换一批猜你喜欢

用户评论

chenyy
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型


2015年06月02日 16:29:42回复|()
chenyy
真的说的很详细,大家看了给留言哦,欢迎交流技术问题
2015年06月02日 16:28:04回复|()
chenyy
夏宇闻老师一出,KO所有硬件描述语言专家
2015年04月22日 14:59:55回复|()

推荐帖子

关于wince5.0下虚拟串口的问题!
我的开发板的cpu是s3c2410的,操作系统是wince5.0。买了一个gps接收器和一个蓝牙棒(板子上不带蓝牙),将蓝牙棒和板子的usb连接,wince下的一个蓝牙管理程序可以找到gps,但是我用OZi for ppc的软件只支持com口的数据传输,在笔记本上蓝牙口可以自动虚拟成com口,但是wince上不可以,所以我想写个程序,把wince下接蓝牙的u
yjqlife2008 WindowsCE
16位机,我该怎么学?迷茫
假期学MSP430,哎呀,总算在自己买的书上看到嵌入式三个字了,我那个高兴啊,可有的人说430因为价格贵,真正市场上用的很少,比较流行的是PIC单片机,虽然我刚上大二不用担心以后的发展,但大学能练成很强的技术,以后自然好发展啊。小弟生活南方,压力大必须的,女朋友快追到手又没了,哈哈。可别人又说,其实最好的单片机当然是ARM,这当然不怀疑。可我郁闷了,老实说5
huihen330 嵌入式系统
帮帮忙,学习来单片机能干什么?
我才学单片机,大家给帮忙一下,看看学了以后,都有什么好处?或者介绍介绍各位的大作,让小的能明白这个东西有用!多谢了!
yaoweipeng 模拟电子
利用Wi-Fi网状网部署无线IP语音传输
对[u][b]无线[/b][/u]数据[u][b]网络[/b][/u]来说,语音就是“杀手级[u][b]应用[/b][/u]”。而高性能的[u][b]Wi-Fi[/b][/u][u][b]网状网[/b][/u]系统是杀手级IP无线网络。不过,不是所有的网状网都是一模一样的。随着无线网状网越来越流行—几乎每天都会有人宣布新部署的公共和专用网络,添加语音应用的商
xtss RF/无线
VC2005嵌入式利用cximage库打开jpg图象,在exe里面可以,完全相同的代码移植到ocx里面,这个ocx在wm5的pda里面注册不了,有人遇到类似的问
VC2005嵌入式利用cximage库打开jpg图象,在exe里面可以,完全相同的代码移植到ocx里面,这个ocx在wm5的pda里面注册不了,有人遇到类似的问题吗?
dhmgwb333 嵌入式系统
颁奖:Vicor【稳压调节的功率平均设计方法:脉冲负载的理想供电方案】下载有礼
[color=Red][size=14px]活动详情:[/size][/color][url=http://www.eeworld.com.cn/huodong/Vicor_PowerAverage_20190318/index.html]点此查看[/url][color=Red][size=14px]领奖有效期:[/size][/color][size=1
EEWORLD社区 EEWORLD颁奖专区

推荐文章

FPGA如何让工业4.0大放异彩 2023年01月16日
技术领域最热门的话题之一就是工业4.0,它本质上是指将数字化、自动化和互连计算智能融入制造业。这背后的思路就是将云计算、物联网(IoT)和人工智能(AI)的价值与功能相融合,从而在制造也和其他工业环境中实现更智能、更可靠、更高效的运营。工业4.0愿景的一个重要部分是创造智能互联机器。几十年来,在这类的环境中使用的大部分设备与外界交互的方式非常有限。物理旋钮、仪表和其他简单的视觉...
莱迪思FPGA助力屡获殊荣的超级高铁及电机设计 2023年01月13日
作为低功耗可编程器件的领先供应商,可持续发展始终是莱迪思产品创新的一个核心指导原则。在过去几年里,莱迪思与Swissloop合作,一如既往地支持他们的超级高铁研究项目。对于该学生组织而言,过去的一年又是成果丰硕的一年。本文将介绍该团队2022年的一些项目进展及Swissloop领导人Roger Barton和Hanno Hiss开展的卓有成效的工作。Swissloop团体照片S...
基于FPGA的LSA系列激光粒度测试仪的数据采集系统设计 2023年01月11日
引言随着现代科学技术的日益发展,颗粒尺寸及其分布在诸如石油、冶金、制药、建材等领域占据着越来越重要的地位。激光粒度仪就是用来测量微小颗粒尺寸及其分布的仪器,其基本原理是光的衍射理论。数据采集系统对激光粒度仪的光电探测器上光能信号的采集速度是激光粒度仪的性能指标之一,一般来说采集速度越快测量结果的准确性、重复性和稳定性越好[2]。随着各种新型光电探测器的不断出现,原有的数据采集系...
集成式比特误码率测试仪的原理、功能及在FPGA芯片调试中的应用 2023年01月09日
随着高速数字系统的发展,高速串行数据被广泛使用,内嵌高速串行接口的FPGA也得到大量应用,相应的高速串行信号质量的测试也越来越频繁和重要。通常用示波器观察信号波形、眼图、抖动来衡量信号的质量,Xilinx提供的IBERT(Integrated Bit Error Ratio Tester)作为一种高速串行信号测试的辅助工具,使得测试更便捷,其具有不占用额外的I/O管脚和PCB空...

可能感兴趣器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved