• 本课程为精品课,您可以登录eeworld继续观看:
  • Computational Boolean Algebra_ Basics
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    电磁兼容设计及测试-项目从研发到投向市场
    对于一个新项目的研发设计过程,电磁兼容设计需要贯穿整个过程,在设计中考虑到电磁兼容方面的设计,才不致于返工,避免重复研发,可以缩短整个产品的上市时间,提高企业的效益。一个项目从研发到投向市场需要经过需求分析、项目立项、项目概要设计、项目详细设计、样品试制、功能测试、电磁兼容测试、项目投产、投向市场等几个阶段。在需求分析阶段,要进行产品市场分析、现场调研,挖掘对项目有用信息,整合项目发展前景,详细整
    xiaoxin1 测试/测量
    活体字模演员如何用身体造字?
    剪刀叉字模中的杠杆原理[b]活体字模[/b]是本届北京奥运开幕式上大受欢迎的一个节目。896块字模相继变化出古体和现代汉语的“和”字,以及水波纹、长城、山桃花等造型,气势恢弘又充满创意。不过,要完成这一艺术壮举,仅仅有创意还不够。896个字模演员如何自如地操控重达18公斤的字模?如何能统一行动,做出预期的效果?本文将为您一一解答。在时长6分45秒的表演中,单个演员需要升降字模数百次,快的时候,演员
    26979746 聊聊、笑笑、闹闹
    《DSP嵌入式系统开发典型案例》
    《DSP嵌入式系统开发典型案例》.rar
    hz69813 DSP 与 ARM 处理器
    TI 招聘的 系统工程师(SE)和助理嵌入式应用工程师(EP FAA) 有什么区别,侧重点...
    TI 招聘的 系统工程师(SE)和助理嵌入式应用工程师(EP FAA) 有什么区别,侧重点是? 请知道的帮忙回答一下, 谢谢啊
    小龙王2010 求职招聘
    运放自身的噪声都是由哪些原因引起的?应该怎么避免?
    最近的一块音频运放噪声比较严重,但是噪声大小并不随着运放增益的变化而变化。我将输入接地,还是有噪声。基本可以判断是运放自带噪声。增益调到30左右仍然存在噪声。请大家结合自己的经历,谈谈运放噪声由哪几类情况引起?应该如何解决
    jiangsubwz 模拟电子
    德州仪器:ZigBee智能能源家庭局域网络
    [flash]http://player.youku.com/player.php/sid/XMjgyMjI5NzE2/v.swf[/flash]全球智能仪表的部署采用 TI 的 ZigBee Smart Energy 技术,能够帮助用户对其能耗进行“智能化的”管理。此视频将向您介绍 HAN 如何帮助您实现能源仪表板设计。[[i] 本帖最后由 德仪DSP新天地 于 2011-7-5 10:32 编
    德仪DSP新天地 DSP 与 ARM 处理器

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved