• 本课程为精品课,您可以登录eeworld继续观看:
  • Mulitlevel Logic and Divisor Extraction—Single Cube Case
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip has a zillion parts -- logic, control, memory, interconnect, etc.  How do we design these complex chips?  Answer: CAD software tools.  Learn how to build thesA modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer: a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design. Our focus in this first part of the course is on key Boolean logic representations that make it possible to synthesize, and to verify, the gate-level logic in these designs.  This is the first step of the design chain, as we move from logic to layout.    Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: Computational Boolean algebra, logic verification, and logic synthesis (2-level and multi-level).

Recommended Background

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Exposure to basic VLSI at an undergraduate level is nice -- but it’s not necessary.  We will keep the course self-contained, but students with some VLSI will be able to skip some background material.e tools in this class.

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    今天上午10点【在线直播】现代电动工具的设计挑战与英飞凌及安富利解决之道
    [url=https://bbs.eeworld.com.cn/huodongform/index.php?id=44]今天上午10点【在线直播】现代电动工具的设计挑战与英飞凌及安富利解决之道[/url][font=微软雅黑][size=4][color=#000000][backcolor=palegreen]直播时间:[/backcolor][/color][/size][/font][fon
    EEWORLD社区 综合技术交流
    wince下以太网帧问题
    我想问一下,在wince下怎么发以太网帧?C语言,在WINCE下没有WINPCAP可用。是不是用NDIS。。我也不懂这些东西,非要用中间层NDIS吗,可那又怎么用了大家回复我的时候详细的告诉我一点。。我真的快给搞疯了。。。项目就卡在这里了。。。我的以太网帧格式:目标MAC,源MAC,0X0805(这是自己定义的类型,不是ARP的那个,类似于它,所以别说用SendARP),包内信息(若干内容)我想发
    七七零零 嵌入式系统
    咨询替换ATMEGA48PA的问题
    [color=#000][font=Arial][size=14px]以前使用单片机ATMEGA48PA-PUDIP28 设计了一款产品,现因这款芯片价格上涨且缺货想换成贴片封装的ATMEGA48PA-AUQFP32,但本人不懂程序,如果换成贴片封装后,原来的程序还需要修改什么吗?[/size][/font][/color]
    angry0301 Microchip MCU
    EVC对话框 怎么设置没有外边框
    在对话框属性-Styles-选项中,选择POPUP和 None后,发现对话框上多了系统菜单栏,点叉号关闭后,发现菜单消失,之后就关闭不了了。如果选择Child,发现根本起不来了,不知是何故,望高手指教。
    szfpga 嵌入式系统
    对于这句C语言的理解???
    在TI例程中的头文件中有这么一句话:#ifdef __cplusplusextern \C\ {#endif.........#ifdef __cplusplus}#endif /* extern \C\ */这到底是什么意思??
    果果女 模拟与混合信号
    嵌入式linux需要掌握的知识
    马上大4了,还有半年时间就要找工作了一直在考虑就业的问题,但是不知道企业究竟要什么人才,我想做的方向就是嵌入式linux。我自己有一块山寨版的S3c2440现在的水平最多就是写写led这样的简单驱动,也能用系统调用写点程序,GUI在学Qt,感觉入门了,但是还是很基础。硬件方面51,Protel学得不错,打算今年11月份考中级的嵌入式设计师(论坛里几乎所有人都说软考的证没用?难道对应届生业一点用都没
    charls252 Linux开发

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved